阅读说明：本技术 一种同步多通道数字锁相放大器 (Synchronous multichannel digital phase-locked amplifier ) 是由 邝志健 王自鑫 林庆港 刘佳业 江佩帆 孟辉辉 于 2020-07-15 设计创作，主要内容包括：本发明涉及微弱信号检测设备技术领域,具体涉及一种多通道数字锁相放大器。包括信号调理通道,参考通道,串并转换器,相敏检测器和通讯输出模块；所述信号调理通道的数量至少为三条且结构完全相同；所述信号调理通道的输出端均与串并转换器连接；所述信号调理通道包括隔直滤波器、放大器、低通滤波器、A/D转换器。通过集成多个信号调理通道,节省空间,所有A/D转换器在同一时刻进行采样,保证了同步性,实现了以往多台独立的锁相放大器所达不到的同步性和一致性；把相敏检测器、移相模块、锁相环、正余弦发生器都转移到数字芯片内部处理,消除了模拟信号的噪声、温漂、直流偏置等影响,提高输出结果的稳定性,节省仪器体积。(The invention relates to the technical field of weak signal detection equipment, in particular to a multi-channel digital phase-locked amplifier. The device comprises a signal conditioning channel, a reference channel, a serial-parallel converter, a phase sensitive detector and a communication output module; the number of the signal conditioning channels is at least three, and the signal conditioning channels have the same structure; the output ends of the signal conditioning channels are connected with the serial-parallel converter; the signal conditioning channel comprises a blocking filter, an amplifier, a low-pass filter and an A/D converter. The space is saved by integrating a plurality of signal conditioning channels, all A/D converters sample at the same time, the synchronism is ensured, and the synchronism and consistency which cannot be achieved by a plurality of independent phase-locked amplifiers in the prior art are realized; the phase sensitive detector, the phase shift module, the phase-locked loop and the sine and cosine generator are all transferred to the digital chip for processing, thereby eliminating the influence of noise, temperature drift, direct current offset and the like of analog signals, improving the stability of output results and saving the volume of instruments.)

一种同步多通道数字锁相放大器

技术领域

本发明涉及微弱信号检测设备技术领域，具体涉及一种多通道数字锁相放大器。

背景技术

随着对微观领域探索的深入，在自然科学的研究与测量工程的实践中，愈发需要检测极其微弱信号的情况，例如测定材料分析时测量荧光光强以及红外探测、生物医学检测中的电信号测量等，这都涉及把现实世界中的非电物理量转化为电压或电流信号并进行信号处理的问题。然而，在这些测量实践中，这些被测量信号转换成数字信号的强度非常微弱，很容易被外部的噪声淹没，检测往往变得十分困难。锁相放大器就是为了检测淹没在噪声底下的信号的仪器。

锁相放大器是基于互相关方法的微弱信号检测仪器，其核心是相敏检测技术，利用与待测信号有相同频率和固定相位关系的参考信号作为基准，提取出与参考信号有关的信号分量，过滤掉参考频率以外的噪声分量。

近年来，随着阵列探测器如硅光电二极管阵列、电荷耦合器件阵列、InAs阵列、热释电阵列等多元光敏阵列探测器件出现，对多个通道的锁相放大器有越来越大的需求量，而传统的多台单通道锁相放大器并行测量的方式，使电路变得十分复杂庞大，各通道一致性差，成本高昂。

发明内容

为解决上述问题，本发明提供了一种同步多通道数字锁相放大器，以实现有优越同步性、高性能、低成本的多通道锁相放大器。

一种同步多通道数字锁相放大器，其特征在于：包括信号调理通道，参考通道，串并转换器，相敏检测器和通讯输出模块；所述信号调理通道的数量至少为三条且结构完全相同；所述信号调理通道的输出端均与串并转换器连接；所述串并转换器的输出端和参考通道的输出端均与相敏检测器连接；所述相敏检测器的输出端与通讯输出模块连接。

进一步的改进在于：所述信号调理通道包括隔直滤波器、放大器、低通滤波器、A/D转换器；所述隔直滤波器、放大器、低通滤波器、A/D转换器依次连接。

进一步的改进在于：所有所述的A/D转换器的输出端均连接到串并转换器上，把多个信号调理通道的并行数据流转换为串行数据流。

进一步的改进在于：所述参考通道包括方波整形电路、移相模块、数字锁相环、正余弦发生器；所述方波整形电路、移相模块、数字锁相环、正余弦发生器依次连接。

进一步的改进在于：所述移相模块、数字锁相环、正余弦发生器均为纯数字处理单元，可在FPGA内部独立实现。

进一步的改进在于：所述数字锁相环包括测频模块、鉴相器模块、滤波器模块、压控振荡器模块，均由FPGA内部生成。

进一步的改进在于：所述相敏检测器包括两路乘法器和低通滤波器；所述乘法器将串并转换器的输出信号和参考通道的输出信号相乘。

进一步的改进在于：所述串并转换器的输出信号和参考通道的输出信号在乘法器相乘后，乘法器将输出结果输入到低通滤波器进行处理。

进一步的改进在于：所述A/D转换器的型号为AD7984。

进一步的改进在于：所述FPGA的型号为EP4CE115。

本发明的有益效果：

(1)与现有的锁相放大器相比，本发明提供的一种同步多通道数字锁相放大器通过集成多个信号调理通道，节省空间，并且所有A/D转换器在同一时刻进行采样，保证了同步性，实现了以往多***立的锁相放大器所达不到的同步性和一致性。另外串并转换器把并行的多通道数字信号转换为串行信号，极大的降低了对FPGA资源的需求，以一个芯片完成了以前多个芯片的功能。

(2)与现有的多通道锁相放大器相比，本发明把相敏检测器、移相模块、锁相环、正余弦发生器都转移到数字芯片内部处理，既消除了模拟信号的噪声、温漂、直流偏置等影响，大大提高输出结果的稳定性，又节省了仪器体积。

附图说明

图1是本发明实施例的一种同步多通道锁相放大器结构示意图；

图2是本发明实施例的一种同步多通道锁相放大器中的串并转换器数据转换格式的示意图。

具体实施方式

下面结合附图对本发明作进一步详细描述，有必要在此指出的是，以下具体实施方式只用于对本发明进行进一步的说明，不能理解为对本发明保护范围的限制，该领域的技术人员可以根据上述申请内容对本发明作出一些非本质的改进和调整。

请参考图1，图1是本发明实施例的一种同步多通道锁相放大器结构示意图，其中包括：至少三条结构完全相同的信号调理通道，一个参考通道，一个串并转换器，一个相敏检测器和通讯输出模块；所述信号调理通道的输出端均与串并转换器连接；所述串并转换器的输出端和参考通道的输出端均与相敏检测器连接；所述相敏检测器的输出端与通讯输出模块连接。

所述信号调理通道用于接收输入待测信号。所述信号调理通道包括隔直滤波器、放大器、低通滤波器、A/D转换器；输入信号首先经过隔直滤波器，滤除直流信号，只保留交流信号；然后通过放大器，该放大器为程序控制可调放大倍数，根据输入信号的大概幅值，放大到能被量化转换的程度；之后再经过低通滤波器，滤除高频谐波分量和噪声信号，以满足奈奎斯特定理的要求，防止后续A/D转换器量化时高频信号混叠到低频段，影响测量；最后通过A/D转换器，把放大滤波后的输入信号进行量化，转换为数字信号，方便后续进行处理。每个信号调理通道都是相同的，并且A/D转换器都在同一时刻进行采样，保证同步性。

在本实施例中所述A/D转换器的型号为AD7984，每个信号调理通道的A/D转换器都连接到后续的串并转换器，如图2所示，同一采样时刻的N个通道A/D量化数据，进入串并转换器后，合并成按顺序排列的串行数据流，按照通道1、通道2、通道3……通道N的顺序排列，然后到下一采样时刻的通道1、通道2、通道3……通道N，如此类推。

所述参考通道用于对参考信号进行整形。所述参考通道包括方波整形电路、移相模块、数字锁相环、正余弦发生器；所述方波整形电路、移相模块、数字锁相环、正余弦发生器依次连接。首先参考信号进入方波整形电路，对参考信号进行放大整形，满足FPGA的采集需求；然后进入FPGA内部的移相模块，根据需要的移相值，对参考信号进行移相。

所述数字锁相环用于产生与参考信号同频同相的内部信号。本实施例中的数字锁相环为完整的全数字式锁相环，包括了测频模块、鉴相器模块、滤波器模块、压控振荡器模块，均由FPGA内部生成，不受外界干扰，也不会对锁相放大器的其他模块产生干扰；在本实施例中所述FPGA的型号为EP4CE115。

所述正余弦发生器用于接收由数字锁相环输出的信号，产生相敏检测器所需要的正弦波形和余弦波形。

所述相敏检测器包含两路乘法器和低通滤波器。所述乘法器将串并转换器的输出信号和正余弦发生器的输出信号相乘，具体其表达式为：

定义待测信号为：

参考信号为：S_R(t)＝A_Rsin(ωt+δ)和S_R(t)＝A_Rcos(ωt+δ)

两者在乘法器相乘后，输出信号分别为：

乘法器输出结果S_o1(t)和S_o2(t)分别输入到低通滤波器，所述的低通滤波器保证过滤掉ω和2ω的频率分量，因此S_o1(t)和S_o2(t)只剩下直流分量：

和

由此可推导出：

通过相敏检测器的解调过程，可以把输入信号的幅值和相位信息还原出来。

所述通讯输出模块把上述X、R、A_I、θ的结果通过USB、RS232等接口输出给其他设备使用。

与现有的锁相放大器相比，本实施例提供的一种同步多通道数字锁相放大器通过集成多个信号调理通道，节省空间，并且所有A/D转换器在同一时刻进行采样，保证了同步性，实现了以往多***立的锁相放大器所达不到的同步性和一致性。另外串并转换器把并行的多通道数字信号转换为串行信号，极大的降低了对FPGA资源的需求，以一个芯片完成了以前多个芯片的功能。

与现有的多通道锁相放大器相比，本实施例把相敏检测器、移相模块、锁相环、正余弦发生器都转移到数字芯片内部处理，既消除了模拟信号的噪声、温漂、直流偏置等影响，大大提高输出结果的稳定性，又节省了仪器体积。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。