具体实施方式

需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以通过具体情况理解上述术语在本发明中的具体含义。

下面将参考附图并结合实施例来详细说明本发明。

图1为本发明实施例提供的低杂散低相噪扫频源的结构示意图，参见图1，所述低杂散低相噪扫频源，包括：锁相环芯片、环路滤波器、高稳参考时钟和中频信号处理单元，所述锁相环芯片为LMX2571芯片，所述LMX2571芯片分别与所述环路滤波器、中频信号处理单元和高稳参考时钟电连接，所述高稳参考时钟用于向LMX2571芯片提供超低相位噪声和低抖动输出，所述LMX2571芯片用于根据高稳参考时钟的输出信号输出低相噪频率源信号，所述环路滤波器用于对所述LMX2571芯片输出的频率源信号中的交流分量进行滤除并反馈回所述LMX2571芯片，所述中频信号处理单元用于对所述LMX2571芯片输出的频率源信号中中频信号提供增益。

所述低杂散低相噪扫频源还包括：供电单元，所述供电单元分别与所述LMX2571芯片和中频信号处理单元电连接，所述供电单元为所述LMX2571芯片提供3.3V电源，为所述中频信号处理单元提供+5V电源。

所述高稳参考时钟可以选用CCHD-950晶振时钟，其采用100MHz高稳定度恒温晶振，通过开关对内、外参考源进行切换选择；CCHD\CVHD-950系列时钟振荡器支持50MHz-125MHZ的参考信号输出，提供了超低相位噪声和低抖动输出，低至-168dBc/Hz的噪底，以使得振荡器内不会产生子谐波。高稳参考时钟可为锁相环提供准确稳定的输入时钟源。

在本实施例中，所述锁相环芯片可采用MX2571芯片。LMX2571是一款低功耗、高性能的RF合成器，输出频率范围为10～1344MHz，可通过编程支持直接数字FSK调制。图2为本发明实施例所述的低杂散低相噪扫频源中LMX2571芯片的功能结构示意图，参见图2，所述LMX2571可工作在合成器模式与锁相环模式下。LMX2571内部由R分频器、乘法器、鉴相器、环路滤波器、压控振荡器、N分频器、输出分频器组成，其具体参数存储于LMX2571内部的寄存器中，并均可通过编程进行设置。其中R分频器与乘法器用于对输入的晶振频率进行分频与倍频，控制输入到PLL的频率。鉴相器、环路滤波器、压控振荡器与N分频器构成锁相环(PLL)。N分频器包括整数部分与分数部分，程序通过改变N分频器的值实现FSK调制。PLL输出的频率经输出分频器分频后，即可得到对应的载波频率。确定晶振输入频率与LMX2571输出频率后，即可计算各个参数的取值。LMX2571芯片中RF合成器可以实现低运行功率，示例性的，可以采用39mA(128mW)的低功耗支持陆地移动无线电，以及便携式测试和测量设备等电池供电类应用。并且具有噪声PPLaTInum分数倍分频PLL，可以实现-231dBc/Hz的PLL噪声基底，是同类产品的8倍，这大幅提升了接收器的灵敏度。并且还具有灵活的频率调制：具有易于使用I2S接口的集成FSK调制器提供了灵活性和极佳性能。该FSK调制器符合欧洲电信标准化协会(ETSI)针对无线麦克风和陆地移动无线电的电信标准。并利用全新的杂散消除技术能够去除IBS，从而使工程师们能够最大限度地在设计中使用无线电频道。具有高集成度：集成的低压降稳压器(LDO)、5V充电泵以及快速发射/接收(TRx)开关减少了物料清单和解决方案占板面积。

具体的，LMX2571输出频率为：

其中fref为参考信号频率，R为参考支路分频系数，Nint为反馈支路分频系数的整数部分，Nfrac为反馈支路分频系数的小数部分，当工作在整数模式时该值为0，k为从VCO出来的分频系数，根据芯片规定，只能为偶数。而所需要的频率范围是40～80MHz，所以要用到k分频系数。VCO在低频段的相位噪声要优于高频段，故取fVCO在合理范围的最低频点，使相噪最优化。然后根据所计算出的fVCO、fref和R计算出Nint和Nfrac，fref为100MHz，为使相噪最优，R设置为1。PLL寄存器包括多个分频系数寄存器、电荷泵寄存器、锁定监测寄存器、VCO分频系数设定、输出功率设定和信号输出设定等。可采用SPI总线的形式实现数据写入。

可选的，可采用单片机实现对PLL寄存器操作，SCK为来自单片机的时钟信号，SDI为数据信号，SEN为写使能信号。SDI第一个时钟为低电平表示写数据，再输入寄存器地址信号，再输入数据，该数据就是对应地址寄存器的值，在每一个时钟上升沿数据被送入芯片，高位先进，最后下载到单片机执行。

环路滤波器设计时其带宽需要折中考虑，带宽小了，VCO噪声影响大，而且环路锁定时间延长；带宽大了，晶振和鉴相器噪声影响大。在本实施例中在鉴相频率为100MHz、输出频率为60MHz时，设定滤波器为无源四阶低通滤波器，3dB带宽为90kHz，电路两端分别接CP管脚和VTUNE管脚。图3为本发明实施例提供的低杂散低相噪扫频源中环路滤波器的结构示意图，参见图3，所述环路滤波器为无源四阶低通滤波器，可对所述LMX2571芯片输出的频率源信号中的交流分量进行滤除并反馈回所述LMX2571芯片。可选的，所述无源四阶低通滤波器包括：第一电容、第二电容、第三电容和第四电容，第一电阻、第二电阻、第三电阻和第四电阻，所述第一电容C1第一端与输入端电连接，第二端接地，所述第二电容C2的第一端接地，第二端与第二电阻R2的第一端电连接，所述第二电阻R2的第二端与输入端电连接，所述第三电阻R3的第一端与所述输入端电连接，所述第三电阻R3的第二端与所述第四电阻R4的第一端电连接，所述第四电阻R4的第二端与输出端电连接，所述第三电容C3的第一端与所述第四电阻R4的第一端电连接，所述第三电容C3的第二端接地，所述第四电容C4的第一端与输出端电连接，所述第四电容C4的第二端接地。

在本实施例中，锁相环输出功率最大为0dBm，二次谐波恶化为-21dBc，PLL输出后应连接中频信号处理单元，从而对工作频段内的信号进行放大滤波。图4为本发明实施例提供的低杂散低相噪扫频源中中频信号处理单元的结构示意图，参见图4，所述中频信号单元可以包括：放大器、接地端、第五电容、第六电容、第七电容、第五电阻和第六电阻，所述放大器的输入端与所述第五电容的第一端电连接，所述第五电容的第二端与所述LMX2571芯片的输出端电连接，所述放大器的正负电源端与接地端电连接，所述第五电阻的第一端与所述放大器的输出端电连接，所述第五电阻的第二端与所述第六电阻的第一端电连接，所述第六电阻的第二端与第七电容的第一端电连接，所述第七电容的第二端与接地端电连接，所述第六电容的第一端与所述第五电阻的第一端电连接，所述第六电容的第二端与接地端电连接。所述放大器可以采用ERA-51SM放大器。可为中频信号提供部分增益，锁相环输出的微弱中频信号(低于0dBm)经过放大器放大后也便于后端增益控制电路的正常工作。

本发明所述的低杂散低相噪扫频源，采用锁相环芯片LMX2571实现了应用于中频发射机的小型化、低相噪、低杂散频率源。实现了低相噪的频率源，配合后端的中频信号处理单元的滤波及增益控制，降低杂散幅度，抑制共模干扰及偶次谐波，避免单端输出的寄生参数。并且由于使用锁相环芯片实现低相噪的频率源，没有采用直接数字频率合成技术(DDS)实现调频调制。因此无需使用DSP或FPGA，有效减低了成本和功耗。

以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。