具体实施方式

下面结合附图对本发明的较佳实施例进行详细阐述，以使本发明的优点和特征能更易于被本领域技术人员理解，从而对本发明的保护范围做出更为清楚明确的界定。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

图1示出了本发明一种高速低功耗比较电路的一个具体实施例。

在该具体实施方式中，一种高速低功耗比较电路主要包括，锁存器和前置放大器，锁存器包括复位晶体管对、锁存输入晶体管对以及反相器对；其中，复位晶体管对包括第一晶体管和第二晶体管；锁存输入晶体管对包括第三晶体管和第四晶体管；反相器对包括第五晶体管、第六晶体管、第七晶体管和第八晶体管；且第一晶体管的源极连接电源，第一晶体管的栅极连接第一时钟信号，第一晶体管的漏极连接第三晶体管和第五晶体管的漏极以及第六晶体管和第八晶体管的栅极；第二晶体管的源极连接电源，第二晶体管的栅极连接第一时钟信号，第二晶体管的漏极连接第五晶体管和第七晶体管的栅极以及第六晶体管和第四晶体管的漏极；第三晶体管的源极连接第七晶体管的漏极，第三晶体管的栅极连接前置放大器的正相输出节点，第三晶体管的漏极连接第一晶体管的漏极；第四晶体管的源极连接第八晶体管的漏极，第四晶体管的栅极连接前置放大器的反相输出节点，第四晶体管的漏极连接第二晶体管的漏极；第五晶体管的源极连接电源，第五晶体管的栅极连接第二晶体管的漏极，第五晶体管的漏极连接第一晶体管的漏极；第六晶体管源极连接电源，第六晶体管的栅极连接第一晶体管的漏极，第六晶体管的漏极连接第二晶体管的漏极；第七晶体管的源极接地，第七晶体管的栅极连接第二晶体管的漏极，第七晶体管的漏极连接第三晶体管的源极；第八晶体管的源极接地，第八晶体管的栅极连接第一晶体管的漏极，第八晶体管的漏极连接第四晶体管的源极。

在本发明的一个具体实施例中，由前置放大器和锁存器组成高速低功耗比较电路，需要进行比较的输入信号通过前置放大器的正相输入节点和前置放大器的反相输入节点输入到高速低功耗比较电路中，且前置放大器将输入信号进行一级放大后传输至锁存器中，锁存器将一级放大后的信号暂时进行存储并进行二级放大，将二级放大后的信号传输至后续电路中。该高速低功耗比较电路的工作过程分为再生阶段和复位阶段，在复位阶段，锁存器的正相输出节点和锁存器的反相输出节点电平被拉高至高电平，前置放大器的正相输入节点、前置放大器的正相输出节点、前置放大器的反相输入节点和前置放大器的反相输出节点都没有信号传输，高速低功耗比较电路恢复至初始工作状态。

在再生阶段时，锁存器的正相输出节点和锁存器的反相输出节点电平被拉高后，前置放大器将其放大后的信号传输至锁存器，锁存器进行二级放大后得到比较结果，高速低功耗比较电路将比较结果从锁存器的正相输出节点和锁存器的反相输出节点传输至后续电路。

该具体实施例，通过对锁存器的电路结构进行改变，使高速低功耗比较电路适用于采样速率更高、能耗更低且需要更好地应对共模变化，稳定性要求更强的使用环境。

在本发明的一个具体实施例中，锁存器的第一晶体管，第二晶体管，第五晶体管和第六晶体管是PMOS管，以及第三晶体管，第四晶体管，第七晶体管和第八晶体管是NMOS管。

在本发明的一个具体实施例中，锁存器包括，锁存器的反相输出节点为第一晶体管、第五晶体管和第三晶体管的漏极以及第六晶体管和第八晶体管的栅极；锁存器的正相输出节点为第二晶体管、第六晶体管和第四晶体管的漏极以及第五晶体管和第七晶体管的栅极。

在本发明的一个具体实例中，如图2，在高速低功耗比较电路中M1的源极连接VDD，M1的栅极连接Latch-B，M1的漏极连接M3和M5的漏极以及M8和M6的栅极；M5的源极连接VDD，M5的栅极连接M6的栅极以及M4、M6和M2的漏极，M5的漏极连接M1的漏极；M6的源极连接VDD，M6的栅极连接M1的漏极，M6的漏极连接M5的栅极；M2的源极连接VDD，M2的栅极连接Latch-B，M2的漏极连接M5的栅极；M3的源极连接M6的漏极，M3的栅极连接OP，M3的漏极连接M1的漏极；M6的源极连接GND，M6的栅极连接M5的栅极，M6的漏极连接M3的源极；M4的源极连接M8的漏极，M4的栅极连接ON，M4的漏极连接M5的栅极；M8的源极接地，M8的栅极连接M1的漏极，M8的漏极连接M4的源极；其中，OP利用前置放大器的正相输出节点得到，ON入利用前置放大器的反相输出节点得到。

该具体实施例，通过对锁存器中的MOS管的合理设置，使锁存器在工作时所消耗的能耗更小，使高速低功耗比较电路更加适用低功耗环境。

在本发明的一个具体实施例中，前置放大器包括第十二晶体管和第十三晶体管的PMOS管，以及第九晶体管，第十晶体管和第十一晶体管的NMOS管；其中，第十二晶体管的漏极和第十晶体管的漏极为前置放大器的正相输出节点，第十三晶体管的漏极和第十一晶体管的漏极为前置放大器的反相输出节点。

在本发明的一个具体实施例中，前置放大器和锁存器中PMOS管和NMOS管的尺寸，根据前置放大器和锁存器的电路仿真结果调整。

该具体实施例，通过合理选择晶体管的尺寸，减小了前置放大器输出端的内部节点寄生电容，使高速低功耗比较电路能够有更高的采样速度。

在本发明的一个具体实施例中，第十二晶体管的源极连接电源，第十二晶体管的栅极连接第二时钟信号，第十二晶体管的漏极连接第十晶体管的漏极；第十三晶体管的源极连接电源，第十三晶体管的栅极连接第二时钟信号，第十三晶体管的漏极连接第十一晶体管的漏极；第十晶体管的源极连接第九晶体管的漏极和第十一晶体管的源极，第十晶体管的栅极连接前置放大器的正相输入节点，第十晶体管的漏极连接第十二晶体管的漏极；第十一晶体管的源极连接第九晶体管的漏极和第十晶体管的源极，第十一晶体管的栅极连接前置放大器的反相输入节点，第十一晶体管的漏极连接第十三晶体管的漏极；第九晶体管源极接地，第九晶体管的栅极连接第二时钟信号，第九晶体管的漏极连接第十晶体管和第十一晶体管的源极。

在本发明的一个具体实例中，如图2，M12的源极连接VDD，M12的栅极连接Latch，M12的漏极连接M10的漏极；M13的源极连接VDD，M13的栅极连接Latch，M13的漏极连接M11的漏极；M10的源极连接M1的漏极和M11的源极，M10的栅极连接前置放大器的正相输入节点，M10的漏极连接M12的漏极；M11的源极连接M1的漏极和M10的源极，M11的栅极连接前置放大器的反相输入节点，M11的漏极连接M13的漏极；M9源极接地，M9的栅极连接Latch，M9的漏极连接M10和M11的源极。

该具体实施例，通过合理设置MOS管，使前置放大器能够更好的进行信号放大。

在本发明的一个具体实施例中，当前置放大器处于复位阶段时，M12和M13导通，M9、M10和M11截止；当前置放大器处于再生阶段时，M12和M13截止，M9、M10和M11导通。

在本发明的一个具体实例中，在复位阶段，M12和M13导通，M9、M10和M11截止，OP和ON被上拉至高电平，前置放大器中无信号的输入与输出。

在再生阶段，前置放大器利用晶体管M10和M11接收需要需要进行比较的输入信号，并利用M11将需要进行比较的输入信号进行一级放大，并将一级放大结果通过OP和ON传输至锁存器。

该具体实施例，通过前置放大器将需要进行比较的输入信号进行一级放大，为后续锁存器进行进一步的放大和比较奠定基础。

在本发明的一个具体实施例中，高速低功耗比较电路还包括，SR锁存器，SR锁存器位于前置放大器和锁存器之后，用于避免前置放大器和锁存器的当前输出结果对下一次输出结果产生的影响。

该具体实施例，比较电路完成当前比较工作且当前输出比较结果后，下一次的比较结果会对当前输出比较结果产生影响，利用SR锁存器可以将当前比较输出结果进行锁存，减少后续比较结果对当前比较输出结果的影响。

在本发明的一个具体实例中，在再生阶段，当第二时钟信号为高电平且需要进行比较的输入信号流入第九晶体管时，利用第九晶体管开始进行第一级放大。将完成一级放大后的信号传输至锁存器，当完成一级放大后的信号达到高于gnd的阈值，锁存器中的第三晶体管和第四晶体管导通，需要进行比较的输入信号开始在第五晶体管、第六晶体管、第七晶体管和第八晶体管上进行二级放大。当锁存器中的正相输出节点和锁存器的反相输出节点的电压接近共模值，在锁存器中的正相输出节点和锁存器的反相输出节点上输出轨到轨电压。在再生阶段结束前，由于第三晶体管和第四晶体管栅极电压不同，锁存器中的正相输出节点和锁存器的反相输出节点一端被拉高到正电平VDD，一端被拉到地。通过比较锁存器的正相输出节点和锁存器的反相输出节点的放电快慢，将得到需要进行比较的输入信号的比较结果。在再生阶段结束时，对需要进行比较的输入信号进行跟踪和采样。

在复位阶段，当第一时钟信号为低电平时，锁存器的反相输出节点和锁存器的正相输出节点被预充电至正电平VDD，锁存器中的历史数据重置。当第二时钟信号为低电平时，前置放大器中的第十二晶体管和第十三晶体管导通，前置放大器的正相输出节点和前置放大器的反相输出节点被上拉至高电平VDD，高速低功耗比较电路复位。

该具体实施例，通过锁存器和前置放大器之间的协调工作，使高速低功耗比较电路能够更好地应对共模变化，稳定性更强。

在本发明的另一个具体实施方式中，一种高速低功耗模数转换器，其包括如高速低功耗比较电路，该高速低功耗模数转换器被操作以执行如高速低功耗比较电路中的功能。

在本发明的另一个具体实施方式中，一种电子设备，其包括高速低功耗模数转换器，该电子设备被操作以执行如高速低功耗比较电路中的功能。

在本发明所提供的几个实施例中，应该理解到，所揭露的装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。