阅读说明：本技术 一种半导体器件制备方法 (Semiconductor device preparation method ) 是由 魏峰 陈蕾 甘新慧 蒋正勇 盛况 郭清 于 2019-02-27 设计创作，主要内容包括：本申请涉及一种半导体器件制备方法,包括：提供第一导电类型碳化硅衬底；在碳化硅衬底上形成硬掩膜,对碳化硅衬底进行第一次离子注入形成多个第二导电类型埋层；去除硬掩膜,在碳化硅衬底上形成光刻胶层,对碳化硅衬底进行第二次离子注人以在埋层上方的碳化硅衬底的表层形成多个与埋层连接的第二导电类型阱区,第二次离子注入为倾斜注入；垂直对阱区进行第三次离子注入,在阱区内形成源区,源区具有第一导电类型。通过上述三次离子注入,并在第二次离子注入时控制注入角度,自对准地形成沟道,制备工艺简单且灵活性更高。(The application relates to a semiconductor device preparation method, which comprises the following steps: providing a first conductivity type silicon carbide substrate; forming a hard mask on the silicon carbide substrate, and performing first ion implantation on the silicon carbide substrate to form a plurality of second conductive type buried layers; removing the hard mask, forming a photoresist layer on the silicon carbide substrate, performing secondary ion implantation on the silicon carbide substrate to form a plurality of second conductive type well regions connected with the buried layer on the surface layer of the silicon carbide substrate above the buried layer, wherein the secondary ion implantation is inclined implantation; and carrying out third ion implantation on the well region vertically to form a source region in the well region, wherein the source region has the first conductivity type. Through the three times of ion implantation and the control of the implantation angle during the second time of ion implantation, the channel is formed in a self-aligned mode, and the preparation process is simple and high in flexibility.)

一种半导体器件制备方法

技术领域

本发明涉及半导体领域，尤其涉及一种半导体器件制备方法。

背景技术

半导体器件通常包含多个有源区以及位于相邻有源区之间的沟道区，通过控制沟道区载流子的分布来控制半导体器件的开通与关断。对于硅衬底，采用自对准工艺形成沟道区的过程为：形成多晶硅栅后，通过注入及扩散工艺形成阱区，在阱区内形成源区，其中，在形成阱区时，阱区会扩散至多晶硅栅下方区域形成沟道。但是，对于碳化硅衬底，由于碳化硅硬度很高(仅次于金刚石)，硅使用的注入能量根本打不进去，而且即使注入进去，依靠炉管的热过程也基本上不会对杂质的扩散有作用，因此需要依靠很大的注入能量才能把杂质打到需要分布的位置，如果使用了比较高的注入能量，原来硅做自对准依靠的多晶厚度根本阻挡不住，因此不能作为掩蔽层，需要考虑新的自对准工艺思路，因此不适用硅衬底的扩散工艺自对准形成沟道区，使得以碳化硅为衬底的半导体器件的制备工艺受限。

发明内容

基于此，有必要针对碳化硅衬底不能采用传统的扩散工艺自对准地形成沟道的问题，提出一种新的半导体器件制备方法。

一种半导体器件制备方法，包括：

提供碳化硅衬底，所述碳化硅衬底具有第一导电类型；

在所述碳化硅衬底的正面形成硬掩膜，所述硬掩膜开设有多个第一注入窗口，对所述碳化硅衬底进行第一次离子注入形成多个埋层，各所述埋层具有第二导电类型，各所述埋层与所述碳化硅衬底的正面之间的间距大于0，所述第一导电类型与所述第二导电类型具有相反的导电性能；

去除所述硬掩膜，在所述碳化硅衬底上形成光刻胶层，所述光刻胶层在正对各所述埋层处开设有第二注入窗口，对所述碳化硅衬底进行第二次离子注人以在所述碳化硅衬底的表层形成多个阱区，各所述阱区具有第二导电类型，各所述阱区与各所述阱区正下方的所述埋层连接，所述第二次离子注入自所述光刻胶层的两侧向所述光刻胶层正下方区域的方向倾斜注入；

垂直对所述阱区进行第三次离子注入，在所述阱区内形成源区，所述源区具有第一导电类型。

在上述半导体器件制备方法中，先以硬掩膜作为屏蔽层对碳化硅衬底进行第一次离子注入，在碳化硅衬底内部形成埋层。由于碳化硅本身性质十分稳定，离子注入需要具有一定的能量才能使离子注入衬底内部，且本申请中埋层具有一定的深度，为将杂质离子注入至碳化硅衬底内部一定深度位置，所需的注入能量相对较高，使用硬掩膜能够有效避免注入离子穿透该硬掩膜。在形成埋层后，第二次离子注入及第三次离子注入均只需在碳化硅衬底的表层进行离子注入，所需注入能量相对较小，因此，可使用硬度较小的光刻胶层即可。以光刻胶层为屏蔽层对碳化硅衬底进行第二次离子注入，在埋层正上方形成阱区，且使阱区与阱区正下方的埋层连接成一体。控制第二次离子注入的注入角度，使离子倾斜注入，不同于硬掩膜，光刻胶硬度不高，当阻挡离子注入的厚度较薄时，注入离子可以穿透光刻胶。在本申请中，由于离子是倾斜注入至光刻胶层侧面，且当离子从侧面穿透光刻胶层时，其穿透路程不相等，自光刻胶层底端至顶端方向，离子在光刻胶层的穿透路程由从0逐渐增大，因此必然会有部分离子入射至侧面底部时，由于穿透路程较短，能穿透光刻胶层，而入射至光刻胶顶面的注入离子，由于穿透路程较长，不能穿透光刻胶层，从而对光刻胶层正下方边缘处的碳化硅衬底进行掺杂。通过控制注入角度的大小，可控制光刻胶层正下方被掺杂区域的宽度。继续以光刻胶层为屏蔽层，垂直对阱区进行第三次离子注入，在阱区内形成源区。由于垂直注入时仅在窗口正下方区域的阱区内形成源区，而位于光刻胶层正下方区域的阱区不受第三次离子注入的影响，由于第二次离子注入与第三次离子注入均使用相同的掩膜，因此构成自对准注入，光刻胶层正下方区域内的阱区构成沟道区，由此实现在碳化硅衬底内通过自对准注入形成沟道。

在其中一个实施例中，所述埋层与所述碳化硅衬底的正面之间的间距大于0.4μm。

在其中一个实施例中，所述源区的深度小于0.3μm。

在其中一个实施例中，所述第二次离子注入的方向与所述碳化硅衬底正面的法线所成的注入角度的范围为20°～60°。

在其中一个实施例中，所述第一次离子注入的剂量的范围为1E12～1E14，所述第一次离子注入的能量范围为360KeV～500KeV，所述第二次离子注入的能量范围为90KeV～200KeV。

在其中一个实施例中，所述光刻胶层的厚度大于2μm。

在其中一个实施例中，所述光刻胶层分别覆盖两侧的部分所述埋层，且所述光刻胶层两侧被覆盖的所述埋层的覆盖宽度相同，所述第二注入窗口的开口宽度小于所述第一注入窗口的开口宽度。

在其中一个实施例中，所述第二次离子注入的方向与所述碳化硅衬底正面的法线所成的注入角度为锐角，且所述光刻胶层两侧的注入角度相等。

在其中一个实施例中，所述第二次离子注入具有两束离子流，所述两束电子流的注入方向不同且各所述离子流注入方向与所述碳化硅正面的法线的夹角相等。

在其中一个实施例中，所述半导体器件为垂直双扩散金属氧化物半导体场效应晶体管，所述制备方法还包括：

去除所述光刻胶层，在所述阱区上形成栅区，所述栅区延伸至相邻的所述源区上，从所述栅区引出栅极，从所述源区引出源极；在所述碳化硅衬底的背面形成漏极金属层，从所述漏极金属层引出漏极。

附图说明

图1为本申请一实施例中半导体器件制备方法步骤流程图；

图2～图5为本申请对应图1相关步骤形成的结构图；

图6为本申请一实施例中半导体器件结构示意图；

图7为图4虚线框内的离子注入的放大示意图。

具体实施方式

为了便于理解本发明，下面将参照相关附图对本发明进行更全面的描述。附图中给出了本发明的首选实施例。但是，本发明可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本发明的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

如图1所示为本申请一实施例中的半导体器件制备方法的步骤流程图，其中，该方法包括：

步骤S100：提供碳化硅衬底，碳化硅衬底具有第一导电类型。

如图2所示，提供碳化硅衬底100，碳化硅衬底100具有第一导电类型，其中，第一导电类型可为P型，也可为N型。在一实施例中，碳化硅衬底100包括基底和自基底通过外延生长形成的外延层，后续步骤中的离子注入实际是对外延层进行离子注入。

步骤S200：在碳化硅衬底的正面形成硬掩膜，硬掩膜开设有多个第一注入窗口，对碳化硅衬底进行第一次离子注入形成多个埋层，各埋层具有第二导电类型，各埋层与碳化硅衬底的正面之间的间距大于0，第一导电类型与第二导电类型具有相反的导电性能。

如图2所示，在碳化硅衬底100的正面形成硬掩膜200，硬掩膜200开设有多个第一注入窗口210，对碳化硅衬底100进行第一次离子注入，第一次离子注入的注入离子具有第二导电类型，通过第一次离子注入在各窗口210的下方形成埋层110，各埋层110具有第二导电类型，各埋层110位于碳化硅衬底100的内部，即各埋层110与碳化硅衬底100的正面之间的间距h1大于0。其中，第二导电类型与第一导电类型具有相反的导电性质，当第一导电类型为N型时，第二导电类型为P型，当第一导电类型为P型时，第二导电类型为N型。

由于碳化硅衬底100的硬度较大，对碳化硅衬底100进行一定深度的离子注入时，注入能量相对较高，其注入能量范围可为360KeV～500KeV。硬掩膜200为在碳化硅衬底100表面生成的无机薄膜材料，因此，硬掩膜200的硬度较大，在第一次离子注入时，利用硬掩膜200作为屏蔽层，可以有效阻挡离子进入硬掩膜200下方的碳化硅衬底100内。在一实施例中，硬掩膜200可为多晶硅、氮化硅、氧化硅或正硅酸乙脂等。

同时，为了避免第一次离子注入出现掺杂拖尾现象，控制第一次离子注入的注入剂量相对较低，其注入剂量范围为1E12～1E14，注入剂量较低且注入能量较高时，能有效减少拖尾现象。在一实施例中，当第一次离子注入的导电类型为P型时，需用Ⅲ族元素进行掺杂，具体可选用铝和硼，其中，由于铝在碳化硅衬底100中的激活率更高，对碳化硅衬底100造成的损伤更小，在本实施例中，形成P型埋层所用的注入元素为铝。

在一实施例中，埋层110与碳化硅衬底100的正面之间的间距h1＞0.4μm，即在埋层110上方至少预留0.4μm高度的区域以进行后续的第二次离子注入。

步骤S300：去除硬掩膜，在碳化硅衬底上形成光刻胶层，光刻胶层在正对各埋层处开设有第二注入窗口，对碳化硅衬底进行第二次离子注人以在碳化硅衬底的表层形成多个阱区，各阱区具有第二导电类型，各阱区与阱区正下方的埋层连接，第二次离子注入自光刻胶层的两侧向光刻胶层正下方区域的方向倾斜注入。

如图3所示，去除硬掩膜，在碳化硅衬底100上形成光刻胶层300，光刻胶层300在正对各埋层110处开设有第二注入窗口310，结合图4所示，对碳化硅衬底100进行第二次离子注入，通过第二次离子注入在各埋层110上方区域形成阱区120，各阱区120也具有第二导电类型，各阱区120与其正下方的埋层110连接。其中，在第二次离子注入时，注入离子自光刻胶层300两侧向光刻胶层300正下方区域的方向(图4中箭头所示)倾斜注入，即第二次离子注入的方向与碳化硅衬底100正面的法线所成的注入角度不为0。

在本实施例中，第二次离子注入所使用的屏蔽层为光刻胶层300，而非硬掩膜200，一方面是因为第二次离子注入只需对埋层110上方的碳化硅衬底100的表层进行掺杂，因此所需注入能量相对较小，可以使用光刻胶层300作为屏蔽层；另一方面是因为硬掩膜200硬度太大，即使穿透路程短，注入离子也很难穿透硬掩膜200，而光刻胶层300的硬度相对较小，当注入离子在光刻胶层300内的穿透路程较短时，可以穿透光刻胶层300。在本申请中，使用光刻胶层300作为屏蔽层且通过倾斜注入，在光刻胶层作为屏蔽层阻挡部分离子注入时，还必然会有部分离子穿透光刻胶层，光刻胶层300被穿透的区域的大小受注入离子的注入角度和注入能量影响。结合图4和图7对第二次离子注入进行说明，其中，图7为图4中线框A内的放大示意图，当注入离子倾斜注入时，发射至光刻胶层300侧面的注入离子可从光刻胶层300的侧面穿透部分光刻胶层300，从而对光刻胶层300正下方的碳化硅衬底100进行掺杂，形成与光刻胶层300接触的阱区120。以光刻胶层300作为屏蔽层，当注入离子倾斜注入时，自光刻胶层300底端至顶端方向，注入离子需穿透的光刻胶的路程从0逐步增长，越靠近底端的穿透路程越短，路程越短，越容易穿透光刻胶，因此，必然会有部分离子从光刻胶层300侧面倾斜穿透底部光刻胶进入光刻胶层300下方的碳化硅衬底100，而当穿透路程达到一定长度时，则不能穿透光刻胶层300，入射至光刻胶层300顶面的注入离子穿透光刻胶层的穿透路程最长，因此，光刻胶层300作为屏蔽层时，至少需保证注入至光刻胶层300顶面的注入离子不能穿透该光刻胶层300。在一实施例中，光刻胶层的厚度大于0.2μm。在一实施例中，第二次离子注入的注入角度范围为20°～60°，第二次离子注入的注入角度会影响阱区120延伸至光刻胶层300正下方的长度，光刻胶层300正下方的阱区部分即为沟道区，注入角度越大，形成的沟道区越长。在一实施例中，该沟道区的长度W3＜1μm。沟道区越长，导通电阻越大，因此需减小沟道区的长度，在一实施例中，注入角度等于40°。

在一实施例中，如图4所示，第二次离子注入的方向与碳化硅衬底100正面法线所成的注入角度为锐角，且光刻胶层300两侧的注入角度相等，均为θ。在一实施例中，20°≤θ≤60°。通过控制光刻胶层两侧的注入角度相等，使得形成于光刻胶层正下方的阱区长度相同，即形成的半导体器件中各元胞结构的沟道区长度区相同，半导体器件结构对称，使得各元胞结构生成均匀的导通电流，继而使得半导体器件性能更加稳定。

在一实施例中，如图4所示，第二次离子注入具由两束离子流，分别为第一离子流和第二离子流，两束离子流的注入方向不同，其中，第一离子流(图4中实线箭头)的注入离子路径相互平行，第二离子流(图4中虚线箭头)的注入路径也相互平行，且第一离子流的注入方向与垂直于碳化硅衬底100正面的方向的夹角为θ，第二离子流的注入方向与碳化硅衬底100正面的法线的夹角也为θ。通过发射两束不同方向的离子流且各束离子流中离子的注入方向相互平行，可以实现从各个第二窗口310进行注入的情况相同。

注入离子的穿透能力与注入离子的注入能量有关，在本实施例中，由于通过第一次离子注入在碳化硅衬底100内部一定深度处形成有埋层110，因此，第二次离子注入只需要对碳化硅衬底100的表面进行掺杂。在一实施例中，第二次离子注入能量小于第一次离子注入能量，第一次离子注入能量范围为360KeV～500KeV，第二次离子注入能量范围为90KeV～200KeV。在一实施例中，第二次离子注入的注入剂量的注入范围为1E12～1E14，且第二次离子注入的注入剂量与第一次离子注入的注入剂量范围相同。在一实施例中，第二次离子注入的注入离子与第一次离子注入的注入离子类型相同，均可选用铝。

步骤S400：垂直对阱区进行第三次离子注入，在阱区内形成源区，源区具有第一导电类型。

如图5所示，继续以光刻胶层300为屏蔽层，垂直对阱区120进行第三次离子注入，通过第三次离子注入在阱区120内形成源区130。由于是垂直注入，因此只会在第二窗口310的正下方形成源区130，光刻胶层300正下方的阱区120不会受第三次离子注入的影响，因此光刻胶层300正下方的阱区120即为沟道区。

在一实施例中，源区130的注入深度不会超过阱区的注入深度，因此第三次离子注入的注入能量小于第二次离子注入的注入能量，第三次离子注入的注入能量范围为50KeV～120KeV。在一实施例中，为避免第三次离子注入的注入深度较深时，使得沟道区与下方的埋层110被隔断，如图2和图3所示，在步骤S300中形成光刻胶层300时，光刻胶层300需分别覆盖两侧的部分埋层110，即第二注入窗口的宽度W2小于第一注入窗口的开口宽度W1，结合图5所示，当继续以光刻胶层300作为屏蔽层垂直进行离子注入时，形成的源区130的宽度小于源区130正下方埋层110的宽度，即埋层110不会被其上方的源区130全部覆盖，即使源区130注入深度较深，源区130延伸至埋层110内，也不会隔断埋层110和沟道区。

在一实施例中，上述制备方法还包括退火工艺，可分别在进行第一次离子注入后、第二次离子注入后和第三次离子注入后进行退火，也可以在第一次离子注入、第二次离子注入和第三次离子注入之后在进行一次退火，以修复衬底损伤。

上述半导体器件制备方法，包括三次离子注入工艺，通过第一次离子注入工艺形成较深的埋层，通过第二次离子注入工艺形成阱区，通过第三次离子注入工艺形成源区，其中，第二次离子注入工艺和第三次离子注入工艺使用同一掩膜，实现自对准离子注入。第一次离子注入使用的掩膜和第二次离子注入使用的掩膜不同，第一次离子注入使用的掩膜为硬掩膜，能够保护硬掩膜下方的碳化硅衬底不被掺杂，第二次离子注入使用的掩膜为光刻胶层，控制第二次离子注入的注入方向与垂直方向呈一定夹角，使得入射至光刻胶层侧面的部分离子能穿透光刻胶层，且入射至光刻胶层顶面的部分离子不能穿透光刻胶层，以对光刻胶层正下方的部分碳化硅衬底进行掺杂，形成延伸至光刻胶层正下方区域的阱区，在自对准形成源区后，延伸至光刻胶层正下方区域的阱区部分即为沟道区，控制光刻胶两侧的注入角度，可控制沟道区的长度，如当光刻胶层两侧的注入角度相等时，形成的各沟道区的长度相等。同时，本申请中，埋层和阱区相连，埋层也相当于阱区的延伸部，使阱区延伸至碳化硅衬底更深位置，由此可以提高器件的抗冲击能力，比如浪涌电流、EAS等。

在一实施例中，该半导体器件为垂直双扩散金属氧化物半导体场效应晶体管，在完成上述步骤S400后，还包括：

步骤S500：去除光刻胶层，在阱区上形成栅区，栅区延伸至相邻的源区上，从栅区引出栅极，从源区引出源极；在碳化硅衬底的背面形成漏极金属层，漏极金属层引出漏极。

如图6所示，去除光刻胶层后，在阱区120上形成栅区400，栅区400延伸至相邻两侧的源区130上，从栅区400引出栅极，从源区130引出源极，在碳化硅衬底100的背面形成漏极金属层800，从漏极金属层800引出漏极，从而完成垂直双扩散金属氧化物半导体场效应晶体管的制备。在一实施例中，栅区400包括栅介质层410和形成于栅介质层410上的栅极层420，其中，栅介质层410可为二氧化硅层，栅极层420可为多晶硅层。在一实施例中，从栅区400引出栅极，从源区130引出源极具体包括：在栅区400和源区130上形成层间介质层500，在介质层500内形成贯穿层间介质层500并与栅区连接的栅区接触孔(图中未示出)和贯穿层间介质层500并延伸至埋层110的源区接触孔600，栅区接触孔和源区接触孔600均为连接导体，在层间介质层500上形成源极金属层700和栅极金属层(图中未示出)，源极金属层700与源区接触孔600连接，栅极金属层与栅区接触孔连接，从而通过源极金属层700和栅极金属层分别引出源极和栅极。

碳化硅材料属于第三代宽带隙半导体材料，相比于传统的硅材料，碳化硅具有更高的临界击穿电场、更高的热导率、更高的载流子饱和漂移速度等，因此更适合用于制备耐高压高温器件。在本申请中，通过改进碳化硅器件的制备工艺，自对准地形成沟道，其制备工艺简单，且只需改变注入角度即可改变沟道区的长度，无需更换掩膜层，灵活性更高。

以上实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。