阅读说明：本技术 一种半导体器件及其制备方法 (Semiconductor device and preparation method thereof ) 是由 卢年端 李泠 姜文峰 耿玓 王嘉玮 李蒙蒙 刘明 于 2020-04-30 设计创作，主要内容包括：本发明公开了一种半导体器件及其制备方法,该器件包括：绝缘衬底；由下至上依次设置于所述绝缘衬底上的栅极、栅介质层、有源层和源漏电极；其中,所述有源层的材料为铁板钛矿与钛氧化物形成的异质结构材料。本发明提供的器件和方法,用以解决现有技术中半导体器件的性能有待提升的技术问题。提供了一种性能较优的半导体器件。(The invention discloses a semiconductor device and a preparation method thereof, wherein the device comprises: an insulating substrate; the grid electrode, the grid dielectric layer, the active layer and the source drain electrode are arranged on the insulating substrate from bottom to top in sequence; the active layer is made of a heterostructure material formed by pseudobrookite and titanium oxide. The device and the method provided by the invention are used for solving the technical problem that the performance of the semiconductor device in the prior art needs to be improved. A semiconductor device having superior performance is provided.)

一种半导体器件及其制备方法

技术领域

本公开内容涉及半导体领域，尤其涉及一种半导体器件及其制备方法。

背景技术

随着技术的不断进步，特别是石墨烯二维材料的开发并广泛应用，大大推动了新型二维材料发展。新型二维材料最主要的特性是电子在其上传输的迁移率高；另外，相对于传统的块体材料，新型的二维材料由于其优越的光，电及热等特性被广泛就用于半导体器件上。基于这些特性，目前已有大量的新型二维材料先后被制备成薄膜晶体管，如石墨烯薄膜晶体管，MoS₂薄膜晶体管，黑磷薄膜晶体管等。然而，目前这些晶体管都存在着各种问题，如存在较大负的阈值电压，亚阈值摆幅较大等。这些问题将极大地影响薄膜晶体管的性能。

发明内容

本公开内容的目的至少部分在于，提供一种性能稳定且优越的半导体器件及其制备方法。

第一方面，提供了一种半导体器件，包括：

绝缘衬底；

由下至上依次设置于所述绝缘衬底上的栅极、栅介质层、有源层和源漏电极；

其中，所述有源层的材料为铁板钛矿与钛氧化物形成的异质结构材料。

可选的，所述铁板钛矿为Fe₂TiO₅，所述钛氧化物为TiO₂。

可选的，所述有源层由下至上依次为所述铁板钛矿的材料层和所述钛氧化物的材料层。

可选的，所述有源层的厚度为100nm-1000nm。

可选的，所述铁板钛矿的材料层的厚度等于所述钛氧化物的材料层的厚度。

可选的，所述栅极为金属栅极，厚度为30nm-100nm；所述栅介质层为SiO、Al₂O₃或HfO₂，厚度为500nm-1000nm；所述源漏电极为Mo或者Ti/Au，厚度为100nm～1μm。

第二方面，提供一种半导体器件的制备方法，包括：

在绝缘衬底上制备栅极，并在所述栅极上制备栅介质层；

在所述栅介质层上形成铁板钛矿与钛氧化物的异质结构材料作为有源层；

在所述有源层上形成源漏电极。

可选的，所述在绝缘衬底上制备栅极，包括：在所述绝缘衬底上刻蚀出栅极图形凹槽，在所述凹槽中填充栅极材料形成所述栅极。

可选的，所述在所述栅介质层上形成铁板钛矿与钛氧化物的异质结构材料作为有源层，包括：采用磁控溅射或脉冲激光淀积工艺在所述栅介质层上形成铁板钛矿与钛氧化物的异质结构材料作为所述有源层。

可选的，在所述栅介质层上形成铁板钛矿与钛氧化物的异质结构材料作为有源层，包括：在所述栅介质层上制备铁板钛矿材料层；在所述铁板钛矿材料层上制备钛氧化物材料层，所述铁板钛矿材料层与所述钛氧化物材料层形成的异质结构材料作为所述有源层。

本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：

本申请实施例提供的半导体器件及其制备方法，采用铁板钛矿与钛氧化物形成的异质结构材料作为半导体器件的有源层，使半导体器件不仅具有半导体的传输电子特性，还能产生铁磁特性。该器件具验证具有低的关态电流和较高的迁移率，且其工艺可以很好的与传统的CMOS结构工艺进行兼容，从而提供了一种高性能，且与现有工艺兼容的新型半导体器件及制备方法。

附图说明

为了更清楚地说明本公开内容实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开内容的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1依据本公开一个或多个实施方式的半导体器件的结构图；

图2依据本公开一个或多个实施方式的半导体器件的制备方法的流程图；

图3为依据本公开一个或多个实施方式的半导体器件的工艺流程图一；

图4为依据本公开一个或多个实施方式的半导体器件的工艺流程图二；

图5为依据本公开一个或多个实施方式的半导体器件的工艺流程图三；

图6为依据本公开一个或多个实施方式的半导体器件的工艺流程图四。

具体实施方式

以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。

在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。

在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。在本公开的上下文中，相似或者相同的部件可能会用相同或者相似的标号来表示。

为了更好的理解上述技术方案，下面将结合具体的实施方式对上述技术方案进行详细说明，应当理解本公开内容实施例以及实施例中的具体特征是对本申请技术方案的详细的说明，而不是对本申请技术方案的限定，在不冲突的情况下，本申请实施例以及实施例中的技术特征可以相互组合。

根据本公开的一个方面，提供了一种半导体器件，如图1所示，包括：

绝缘衬底1；

由下至上依次设置于所述绝缘衬底1上的栅极2、栅介质层3、有源层4和源漏电极5；

其中，所述有源层4的材料为铁板钛矿41与钛氧化物42形成的异质结构材料。

基于同一发明构思，还提供了一种半导体器件的制备方法，具体为前述图1所示的半导体器件的制备方法，如图2所示，该方法包括：

步骤S101，在绝缘衬底1上制备栅极2，并在所述栅极2上制备栅介质层3；

步骤S102，在所述栅介质层3上形成铁板钛矿与钛氧化物的异质结构材料作为有源层4；

步骤S103，在所述有源层4上形成源漏电极5。

下面结合图1-6详细介绍本公开提供的半导体器件的结构及其制备工艺：

首先，提供如图3所示的绝缘衬底1，该绝缘衬底1可以为玻璃衬底或者氧化硅衬底等，在此不作限制。较优的，为兼顾支撑与可靠性，该绝缘衬底1的厚度可以为100μm-500μm。

然后，执行步骤S101，如图4所示，在绝缘衬底1上制备栅极2，并如图5所示，在栅极2上制备栅介质层3。

具体来讲，该栅极2可以为金属栅极，也可以为多晶硅栅极。较优的，该栅极2为金属栅极，可以为Mo或Au等金属，栅极2厚度为30nm-100nm。

较优的，可以在绝缘衬底1上刻蚀出栅极图形凹槽，在凹槽中填充栅极材料形成栅极2。具体可以涂覆光刻胶并显影制备金属栅极图案，再通过ICP等刻蚀机刻蚀出栅极图形凹槽，然后通过电子束蒸发Mo或者Au的方式填充栅极图形凹槽，再使用剥离液剥离光刻胶上多余金属，制备出金属栅极。

具体来讲，该栅介质层3可以为SiO、Al₂O₃或HfO₂等介质，厚度为100nm-1000nm，较优的为500nm-1000nm。制备工艺可以为沉积或磁控溅射生长，具体可以为化学气相沉积法或物理沉积法等。

然后，执行步骤S102，如图6所示，在所述栅介质层3上形成铁板钛矿与钛氧化物的异质结构材料作为有源层4。

在本申请实施例中，铁板钛矿可以为Fe_2-XTi_1+YO₅,钛氧化物可以为Ti_1+NO_2-M,其中，X,Y,N和M为整数。较优的，铁板钛矿为Fe₂TiO₅，钛氧化物为TiO₂，以保证形成的异质结构材料的稳定性。

在具体实施过程中，铁板钛矿41层与钛氧化物42层的上下位置不作限制，可以是先在栅介质层3上制备铁板钛矿41层，再在铁板钛矿41层上制备钛氧化物42层，也可以是先在栅介质层3上制备钛氧化物42层，再在钛氧化物42层上制备铁板钛矿41层。较优的，有源层4由下至上依次为铁板钛矿41的材料层和钛氧化物42的材料层，以保证稳定性。

可选的，有源层4的厚度为100nm-1000nm，其中，铁板钛矿41层与钛氧化物42层的厚度不作限制，较优的，铁板钛矿41的材料层的厚度等于钛氧化物42的材料层的厚度，以保证最佳的磁性能和半导体性能。较优的，可以使用磁控溅射技术或脉冲激光淀积技术在栅介质层3上制备铁板钛矿41与钛氧化物42薄膜的异质结构材料，以减少缺陷，保证有源层的可靠性和性能。

铁板钛矿是自然界中存在的一种二维非范德化尔(non-van der Waals)材料，为具有n型特性的半导体材料，其带隙约为2eV。铁板钛矿不但具有半导体的特性，它还具有独特的铁磁特性。本申请利用了铁板钛矿41与钛氧化物42薄膜材料形成的异质结构材料作为器件的有源层4，能实现稳定的具有低的关态电流和较高的迁移率的电子器件，且制备出的电子器件包含晶体管特性和磁特性，能用于需要磁特性的环境。

再下来，执行步骤S103，如图1所示，在有源层4上形成源漏电极5

具体来讲，先沉积或生长(例如电子束蒸发)源漏电极材料，源漏电极5的材料可以为Mo或者Ti/Au等导体材料，厚度为100nm～1μm。再进行图形化处理，具体可以是利用紫外线曝光并显影留下特定图形的光刻胶，然后利用氧离子体轰击刻蚀，并洗去光刻胶，完成源漏电极图形化，制备出源电极和漏电极。

下面以一具体实例来帮助理解本实施例提供的方法及器件结构。

首先在绝缘衬底1上刻蚀出深度30nm-50nm的栅极图形凹槽，再使用电子束蒸发生长在凹槽中填充Mo或者Au作为栅极金属2。然后，磁控溅射生长500nm-1000nm厚度的SiO₂作为栅介质层3，再在其上使用磁控溅射生长厚度均为200nm的Fe₂TiO₅和TiO₂薄膜材料形成的异质结构材料作为有源层4.最后使用电子束蒸发生长厚度为50nm-100nm的Mo或者Ti/Au作为源漏电极5。

上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：

本申请实施例提供的半导体器件及其制备方法，采用铁板钛矿与钛氧化物形成的异质结构材料作为半导体器件的有源层，使半导体器件不仅具有半导体的传输电子特性，还能产生铁磁特性。该器件具验证具有低的关态电流和较高的迁移率，且其工艺可以很好的与传统的CMOS结构工艺进行兼容，从而提供了一种高性能，且与现有工艺兼容的新型半导体器件及制备方法。

在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。

显然，本领域的技术人员可以对本公开内容进行各种改动和变型而不脱离本公开内容的精神和范围。这样，倘若本公开内容的这些修改和变型属于本公开内容权利要求及其等同技术的范围之内，则本公开内容也意图包含这些改动和变型在内。