阅读说明：本技术 基于反射内存网的0-1动态数据传输与存储方法及系统 (0-1 dynamic data transmission and storage method and system based on reflective memory network ) 是由 张业鑫 黄杉 徐啸 王立权 闫宏雁 柳超杰 程禹 郝恩义 柴娟芳 刘晓娟 于 2020-03-30 设计创作，主要内容包括：本发明提供了一种基于反射内存网的0-1动态数据传输与存储方法及系统,包括：仿真系统成员装订初值；仿真接口计算机触发实时仿真中断,进行0-1模式的计数,将中断和计数值发送给仿真系统成员；仿真系统成员在预设仿真周期内根据计数值计算VMIC数据读取和写入地址,读取数据进行解算,并将数据写入VMIC对应地址；数据存储计算机根据解算出的VMIC数据写入地址,实时读取当前地址上的数据,并将数据存储到计算机本地空间；仿真模型计算机在预设仿真周期内完成任务,判断是否满足预设仿真结束条件。本发明在确保仿真系统稳定性的条件下,有效地解决了仿真系统数据量受限的问题,提高了仿真系统的可扩展性。(The invention provides a method and a system for transmitting and storing 0-1 dynamic data based on a reflective memory network, wherein the method comprises the following steps: binding an initial value by a simulation system member; the simulation interface computer triggers real-time simulation interruption, counts in a 0-1 mode, and sends the interruption and the count value to a simulation system member; the simulation system member calculates VMIC data reading and writing addresses according to the count value in a preset simulation period, reads data for resolving, and writes the data into corresponding addresses of the VMIC; the data storage computer writes in the address according to VMIC data calculated out, read the data on the present address in real time, and store the data to the local space of the computer; and the simulation model computer completes the task in a preset simulation period and judges whether a preset simulation ending condition is met. The invention effectively solves the problem of limited data volume of the simulation system under the condition of ensuring the stability of the simulation system, and improves the expandability of the simulation system.)

基于反射内存网的0-1动态数据传输与存储方法及系统

技术领域

本发明涉及实时仿真控制技术领域，具体地，涉及一种基于反射内存网的0-1动态数据传输与存储方法及系统，更为具体地，涉及一种制导控制半实物仿真系统的数据实时传输与存储方法，主要作用是给仿真系统中的各子系统提供足够的数据共享空间并能高效准确地传输与存储。

背景技术

目前的制导控制半实物仿真实时系统多采用基于VMIC反射内存进行数据传输，VMIC反射内存板卡的数据存储空间为128M，现行通讯协议将仿真数据进行分类并利用反射内存的128M数据空间开辟多个共享区间，各仿真子系统依据通讯协议从反射内存中读取数据或往反射内存写入数据，随着仿真进程的推进，仿真数据从起始地址开始依次向后保存,该协议的优势为实现简单，可随意查询任一帧的仿真数据。但是随着导弹技术的发展，导弹射程越来越长，仿真数据越来越多，一条弹道的仿真数据动辄几百兆字节，现行传输协议的弊端也渐渐显露出来。当原先分配的数据空间不足以容纳长弹道的仿真数据时，就会出现各类仿真数据的互相覆盖，影响试验结束后的数据分析，甚至影响试验进程。因此，在现有通信协议框架下，板载内存大小无法满足长弹道仿真需求。

针对该问题，提出一种基于VMIC的“0-1”动态数据传输与存储方法，该技术主要用于提高VMIC反射内存卡板载内存使用效率，解决现有数据传输模式下板载内存不够的难题。

专利文献CN109542346A(申请号：201811375264.X)公开了一种动态数据缓存分配方法、装置、计算机设备和存储介质，其中该方法包括：获取动态数据缓存分配请求；对所述动态数据缓存分配请求进行预处理；根据所述预处理的结果拆分管理节点，并为所述管理节点动态分配数据缓存；构建数据传输请求，并将HOST数据写入对应的所述管理节点动态分配的数据缓存中；下发所述管理节点，并将SG信息发送至闪存管理模块，以使所述闪存管理模块填写描述符从数据缓存中读取数据并写入闪存中。

发明内容

针对现有技术中的缺陷，本发明的目的是提供一种基于反射内存网的“0-1”动态数据传输与存储方法及系统。

根据本发明提供的一种基于反射内存网的“0-1”动态数据传输与存储方法，包括：

步骤M1：仿真系统成员装订初值，完成初始化；

步骤M2：仿真接口计算机触发实时仿真中断，进行“0-1”模式的计数，将中断和计数值广播发送给仿真系统成员；

步骤M3：仿真系统成员在预设仿真周期内根据计数值计算需要的VMIC反射内存网数据读取和写入地址，读取数据进行解算，并将解算后的数据写入VMIC反射内存网对应地址；

步骤M4：数据存储计算机根据解算出的VMIC反射内存网数据写入地址，实时读取当前地址上的数据，并将数据存储到计算机本地空间；

步骤M5：仿真模型计算机在预设仿真周期内完成数据解算并将解算后的数据写入对应的VMIC反射内存网，根据仿真模型计算机解算数据判断是否满足预设仿真结束条件，若满足预设仿真结束条件，则广播发送“仿真结束”中断，停止工作，仿真结束；若不满足预设仿真结束条件，则以“点对点”的模式给仿真接口计算机发送“工作完成”标志和中断，重复执行步骤M2至步骤M5，直至仿真结束；

“0-1”模式是一种计数模式；

所述“点对点”的模式是计算机之间的通讯模式，两个计算机单独发送中断来互相通讯，“点对点”模式是为了防止发送中断信号的计算机影响除自身之外的无需响应中断计算机的正常工作；

所述仿真系统成员包括仿真模型计算机、仿真接口计算机、目标控制计算机、转台控制计算机和/或数据存储计算机。

优选地，所述步骤M2包括：实时仿真系统通过仿真接口计算机的RTX实时操作系统精确时钟触发仿真时序，实时生成计数值，并通过VMIC反射内存网实时广播发送给仿真系统成员。

优选地，所述步骤M3包括：根据仿真需要执行的仿真通讯地址，规定仿真系统成员的反射内存空间区域，根据仿真系统成员的反射内存空间区域得到基地址，依据仿真系统成员在预设仿真周期内计数值，基地址和单帧数据长度实时计算相应的VMIC反射内存网数据读取和写入地址；

写入地址＝a+n×m+l (1)

其中，a表示由仿真通讯协议规定的基地址；n表示一个仿真周期数据的总长度，m为0或1，l表示地址偏移量，l＝{0,1,2,...,n-1}。

优选地，所述目标控制计算机负责接收仿真模型计算机解算出的目标控制指令来模拟控制目标的运动；

所述转台控制计算机负责接收仿真模型计算机解算出的转台控制指令来驱动转台运动。

根据本发明提供的一种基于反射内存网的“0-1”动态数据传输与存储系统，包括：

模块M1：仿真系统成员装订初值，完成初始化；

模块M2：仿真接口计算机触发实时仿真中断，进行“0-1”模式的计数，将中断和计数值广播发送给仿真系统成员；

模块M3：仿真系统成员在预设仿真周期内根据计数值计算需要的VMIC反射内存网数据读取和写入地址，读取数据进行解算，并将解算后的数据写入VMIC反射内存网对应地址；

模块M4：数据存储计算机根据解算出的VMIC反射内存网数据写入地址，实时读取当前地址上的数据，并将数据存储到计算机本地空间；

模块M5：仿真模型计算机在预设仿真周期内完成数据解算并将解算后的数据写入对应的VMIC反射内存网，根据仿真模型计算机解算数据判断是否满足预设仿真结束条件，若满足预设仿真结束条件，则广播发送“仿真结束”中断，停止工作，仿真结束；若不满足预设仿真结束条件，则以“点对点”的模式给仿真接口计算机发送“工作完成”标志和中断，重复触发模块M2至模块M5执行，直至仿真结束；

“0-1”模式是一种计数模式；

所述“点对点”的模式是计算机之间的通讯模式，两个计算机单独发送中断来互相通讯，“点对点”模式是为了防止发送中断信号的计算机影响除自身之外的无需响应中断计算机的正常工作；

所述仿真系统成员包括仿真模型计算机、仿真接口计算机、目标控制计算机、转台控制计算机和/或数据存储计算机。

优选地，所述模块M2包括：实时仿真系统通过仿真接口计算机的RTX实时操作系统精确时钟触发仿真时序，实时生成计数值，并通过VMIC反射内存网实时广播发送给仿真系统成员。

优选地，所述模块M3包括：根据仿真需要执行的仿真通讯地址，规定仿真系统成员的反射内存空间区域，根据仿真系统成员的反射内存空间区域得到基地址，依据仿真系统成员在预设仿真周期内计数值，基地址和单帧数据长度实时计算相应的VMIC反射内存网数据读取和写入地址；

写入地址＝a+n×m+l (1)

其中，a表示由仿真通讯协议规定的基地址；n表示一个仿真周期数据的总长度，m为0或1，l表示地址偏移量，l＝{0,1,2,...,n-1}。

优选地，所述目标控制计算机负责接收仿真模型计算机解算出的目标控制指令来模拟控制目标的运动；

所述转台控制计算机负责接收仿真模型计算机解算出的转台控制指令来驱动转台运动。

根据本发明提供的一种存储有计算机程序的计算机可读存储介质，所述计算机程序被处理器执行时实现上述所述的方法的步骤。

根据本发明提供的一种制导控制半实物仿真系统的数据实时传输与存储方法，所述制导控制半实物仿真系统实现上述所述的方法的步骤。

与现有技术相比，本发明具有如下的有益效果：

1、原有的仿真方法计数值采用顺序累加的模式，充分利用VMIC反射内存空间，仿真结束后可从固定的数据地址读取数据并将其存储，该方法受VMIC反射内存空间限制，若仿真数据量超过反射内存空间，仿真系统则无法正常运行。基于VMIC的“0-1”动态数据传输与存储方法计数值采用“0-1”的循环模式，合理利用VMIC反射内存空间，并在仿真过程中采用动态地址实时传输和存储数据；

2、本发明为基于VMIC的时序控制在半实物仿真中的改进，在确保仿真系统稳定性的条件下，使得仿真系统能够容纳的数据量不受反射内存空间的限制，进而极大地提高了仿真系统的可扩展性；

3、本发明通过RTX实时操作系统进行精确定时以实现实时仿真，基于VMIC反射内存实现仿真系统成员间的数据交互，采用“0-1”计数模式，合理利用有限的VMIC反射内存空间。本发明特征在于用“0-1”计数模式实现仿真数据的实时动态传输和存储，仿真过程中VMIC反射内存空间地址上的数据实时动态更新。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1为本发明所描述的实时仿真系统中仿真成员物理结构示意图；

图2为本发明所描述的基于VMIC的“0-1”动态数据传输与存储方法的流程图；

图3为本发明所描述的基于VMIC的“0-1”动态数据传输与存储方法实施方式原理图。

具体实施方式

下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变化和改进。这些都属于本发明的保护范围。

如图1、如图2所示，根据本发明提供的一种基于反射内存网的“0-1”动态数据传输与存储方法，包括：

步骤M1：仿真系统成员装订初值，完成初始化；

步骤M2：仿真接口计算机触发实时仿真中断，进行“0-1”模式的计数，将中断和计数值广播发送给仿真系统成员；

具体地，所述步骤M2包括：实时仿真系统通过仿真接口计算机的RTX(Real-TimeeXtension)实时操作系统精确时钟触发仿真时序，实时生成计数值，并通过VMIC反射内存网实时广播发送给仿真系统成员。

步骤M3：仿真系统成员在预设仿真周期内根据计数值计算需要的VMIC反射内存网数据读取和写入地址，读取数据进行解算，并将解算后的数据写入VMIC反射内存网对应地址；

具体地，所述步骤M3包括：根据仿真需要执行的仿真通讯地址，规定仿真系统成员的反射内存空间区域，根据仿真系统成员的反射内存空间区域得到基地址，依据仿真系统成员在预设仿真周期内计数值，基地址和单帧数据长度实时计算相应的VMIC反射内存网数据读取和写入地址；

写入地址＝a+n×m+l (1)

其中，a表示由仿真通讯协议规定的基地址；n表示一个仿真周期数据的总长度，m为0或1，l表示地址偏移量，l＝{0,1,2,...,n-1}。

步骤M4：数据存储计算机根据解算出的VMIC反射内存网数据写入地址，实时读取当前地址上的数据，并将数据存储到计算机本地空间；

步骤M5：仿真模型计算机在预设仿真周期内完成数据解算并将解算后的数据写入对应的VMIC反射内存网，根据仿真模型计算机解算数据判断是否满足预设仿真结束条件，若满足预设仿真结束条件，则广播发送“仿真结束”中断，停止工作，仿真结束；若不满足预设仿真结束条件，则以“点对点”的模式给仿真接口计算机发送“工作完成”标志和中断，重复执行步骤M2至步骤M5，直至仿真结束；

“0-1”模式是一种计数模式；

所述“点对点”的模式是计算机之间的通讯模式，两个计算机单独发送中断来互相通讯，“点对点”模式是为了防止发送中断信号的计算机影响除自身之外的无需响应中断计算机的正常工作；

所述仿真系统成员包括仿真模型计算机、仿真接口计算机、目标控制计算机、转台控制计算机和/或数据存储计算机。

具体地，所述目标控制计算机负责接收仿真模型计算机解算出的目标控制指令来模拟控制目标的运动；

所述转台控制计算机负责接收仿真模型计算机解算出的转台控制指令来驱动转台运动。

本发明的工作原理：本发明通过RTX实时操作系统进行精确定时以实现实时仿真，基于VMIC反射内存实现仿真系统成员间的数据交互，采用“0-1”计数模式，合理利用有限的VMIC反射内存空间。本发明特征在于用“0-1”计数模式实现仿真数据的实时动态传输和存储，仿真过程中VMIC反射内存空间地址上的数据实时动态更新。

如图1、如图2所示，根据本发明提供的一种基于反射内存网的“0-1”动态数据传输与存储系统，包括：

模块M1：仿真系统成员装订初值，完成初始化；

模块M2：仿真接口计算机触发实时仿真中断，进行“0-1”模式的计数，将中断和计数值广播发送给仿真系统成员；

具体地，所述模块M2包括：实时仿真系统通过仿真接口计算机的RTX(Real-TimeeXtension)实时操作系统精确时钟触发仿真时序，实时生成计数值，并通过VMIC反射内存网实时广播发送给仿真系统成员。

模块M3：仿真系统成员在预设仿真周期内根据计数值计算需要的VMIC反射内存网数据读取和写入地址，读取数据进行解算，并将解算后的数据写入VMIC反射内存网对应地址；

具体地，所述模块M3包括：根据仿真需要执行的仿真通讯地址，规定仿真系统成员的反射内存空间区域，根据仿真系统成员的反射内存空间区域得到基地址，依据仿真系统成员在预设仿真周期内计数值，基地址和单帧数据长度实时计算相应的VMIC反射内存网数据读取和写入地址；

写入地址＝a+n×m+l (1)

其中，a表示由仿真通讯协议规定的基地址；n表示一个仿真周期数据的总长度，m为0或1，l表示地址偏移量，l＝{0,1,2,...,n-1}。

模块M4：数据存储计算机根据解算出的VMIC反射内存网数据写入地址，实时读取当前地址上的数据，并将数据存储到计算机本地空间；

模块M5：仿真模型计算机在预设仿真周期内完成数据解算并将解算后的数据写入对应的VMIC反射内存网，根据仿真模型计算机解算数据判断是否满足预设仿真结束条件，若满足预设仿真结束条件，则广播发送“仿真结束”中断，停止工作，仿真结束；若不满足预设仿真结束条件，则以“点对点”的模式给仿真接口计算机发送“工作完成”标志和中断，重复触发模块M2至模块M5执行，直至仿真结束；

“0-1”模式是一种计数模式；

所述“点对点”的模式是计算机之间的通讯模式，两个计算机单独发送中断来互相通讯，“点对点”模式是为了防止发送中断信号的计算机影响除自身之外的无需响应中断计算机的正常工作；

所述仿真系统成员包括仿真模型计算机、仿真接口计算机、目标控制计算机、转台控制计算机和/或数据存储计算机。

具体地，所述目标控制计算机负责接收仿真模型计算机解算出的目标控制指令来模拟控制目标的运动；

所述转台控制计算机负责接收仿真模型计算机解算出的转台控制指令来驱动转台运动。

本发明的工作原理：本发明通过RTX实时操作系统进行精确定时以实现实时仿真，基于VMIC反射内存实现仿真系统成员间的数据交互，采用“0-1”计数模式，合理利用有限的VMIC反射内存空间。本发明特征在于用“0-1”计数模式实现仿真数据的实时动态传输和存储，仿真过程中VMIC反射内存空间地址上的数据实时动态更新。

根据本发明提供的一种存储有计算机程序的计算机可读存储介质，所述计算机程序被处理器执行时实现上述所述的方法的步骤。

根据本发明提供的一种制导控制半实物仿真系统的数据实时传输与存储方法，所述制导控制半实物仿真系统实现上述所述的方法的步骤。

以下实施例对本发明做进一步详细的说明：

结合图3说明本实施方式，本实施方式为具体所描述的基于VMIC的“0-1”动态数据传输与存储方法的具体实现过程：

结合图3，基于VMIC的“0-1”动态数据传输与存储方法实施方式，其核心在于通过“0-1”模式的触发机制，重复利用VMIC反射内存空间，实时动态切换VMIC反射内存地址。其数据交互和存储过程如下：

仿真系统成员通过VMIC反射内存实时读取计数值m，计数值m通过(k mod 2)来获取，(k mod 2)表示k除以2所得的余数；m是0和1之间来回动态切换，相应的反射内存地址也会来回动态切换，k表示第k个仿真周期；

仿真系统成员通过仿真系统设计者制定的仿真通讯协议，结合实时读取的计数值m，实时解算相应的VMIC反射内存数据读取和写入地址，地址具体数值公式为：

写入地址＝a+n×m+l (1)

其中，a表示由仿真通讯协议规定的基地址；n表示一个仿真周期数据的总长度，m为0或1，l表示地址偏移量，l＝{0,1,2,...,n-1}。

仿真系统成员从解算出的VMIC反射内存数据读取地址获得实时输入数据，对数据进行相应的处理，完成仿真系统成员自身的工作，将处理好的数据输出到解算出的VMIC反射内存数据写入地址；

数据存储计算机根据解算出的VMIC反射内存数据写入地址，实时读取该地址上的数据，并将数据存储到计算机本地空间；

基于VMIC的“0-1”动态数据传输与存储方法，其重复利用VMIC反射内存空间，第k+2个仿真周期的数据会覆盖第k个仿真周期的数据，因此需要数据存储计算机在第k个仿真周期的数据被覆盖前，实时地读取并存储。

仿真系统部分成员会通过VMIC反射内存读取其他仿真系统成员写入的数据，为防止出现同一个VMIC反射内存地址的读写冲突，规定数据从计数值(1-m)对应的地址读取数据，在计数值m对应的地址写入数据。

基于VMIC的“0-1”动态数据传输与存储方法，涉及实时仿真控制技术领域，它解决了现有实时仿真系统因VMIC反射内存空间有限而引起的数据传输和存储的限制问题。实时仿真系统通过仿真接口计算机的RTX实时操作系统精确时钟触发仿真时序，实时生成计数值，并通过VMIC反射内存网实时发送给仿真系统中的成员，仿真系统中的成员根据实时的计数值计算数据读取和存储地址。原有的仿真方法计数值采用顺序累加的模式，充分利用VMIC反射内存空间，仿真结束后可从固定的数据地址读取数据并将其存储，该方法受VMIC反射内存空间限制，若仿真数据量超过反射内存空间，仿真系统则无法正常运行。基于VMIC的“0-1”动态数据传输与存储方法计数值采用“0-1”的循环模式，合理利用VMIC反射内存空间，并在仿真过程中采用动态地址实时传输和存储数据。

本领域技术人员知道，除了以纯计算机可读程序代码方式实现本发明提供的系统、装置及其各个模块以外，完全可以通过将方法步骤进行逻辑编程来使得本发明提供的系统、装置及其各个模块以逻辑门、开关、专用集成电路、可编程逻辑控制器以及嵌入式微控制器等的形式来实现相同程序。所以，本发明提供的系统、装置及其各个模块可以被认为是一种硬件部件，而对其内包括的用于实现各种程序的模块也可以视为硬件部件内的结构；也可以将用于实现各种功能的模块视为既可以是实现方法的软件程序又可以是硬件部件内的结构。

以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变化或修改，这并不影响本发明的实质内容。在不冲突的情况下，本申请的实施例和实施例中的特征可以任意相互组合。