阅读说明：本技术 半导体结构及其制造方法 (Semiconductor structure and manufacturing method thereof ) 是由 韦维克 席德·内亚兹·依曼 陈柏安 于 2019-09-10 设计创作，主要内容包括：本发明提供一种半导体结构及其制造方法。该半导体结构包括：基板、第一导电型阱、第二导电型埋层、第一第二导电型阱、第一第二导电型掺杂区、第二第二导电型阱以及第二第二导电型掺杂区。第一导电型阱设置于基板上。第二导电型埋层设置于第一导电型阱内,且与基板距离第一既定距离。第一第二导电型阱设置于第一导电型阱内且位于第二导电型埋层之上,并连接至第二导电型埋层。第一第二导电型掺杂区设置于第一第二导电型阱内。第二第二导电型阱设置于第一导电型阱内以及第二导电型埋层的上方,并与第二导电型埋层距离第二既定距离。第二第二导电型掺杂区设置于第二第二导电型阱内。(The invention provides a semiconductor structure and a manufacturing method thereof. The semiconductor structure includes: the semiconductor device comprises a substrate, a first conductive type trap, a second conductive type buried layer, a first conductive type trap, a first conductive type doped region, a second conductive type trap and a second conductive type doped region. The first conductive type well is disposed on the substrate. The second conductive buried layer is disposed in the first conductive well and spaced apart from the substrate by a first predetermined distance. The first and second conductive type traps are arranged in the first conductive type trap, located on the second conductive type buried layer and connected to the second conductive type buried layer. The first and second conductive type doped regions are disposed in the first and second conductive type wells. The second conductive type trap is arranged in the first conductive type trap and above the second conductive type buried layer, and is separated from the second conductive type buried layer by a second predetermined distance. The second conductive type doped region is disposed in the second conductive type well.)

半导体结构及其制造方法

技术领域

本发明是有关于一种半导体结构，特别是有关于一种具有高电流且低夹断电压的结场效应晶体管的半导体结构及其制造方法。

背景技术

在半导体产业中，场效应晶体管(field effect transistors，FETs)有两个主要类型，即绝缘门场效应晶体管(insulated gate field effect transistor，IGFET)，通常称为金属氧化物半导体场效应晶体管(metal oxide semiconductor field effecttransistor，MOSFET)，和结场效应晶体管(junction field effect transistor，JFET)。金属氧化物半导体场效应晶体管和结场效应晶体管的结构配置基本上并不相同。举例来说，金属氧化物半导体场效应晶体管的栅极包含绝缘层，亦即栅极氧化层，在栅极和晶体管的其他电极之间。因此，通过穿过沟道的电场控制在金属氧化物半导体场效应晶体管内的沟道电流，以视需求使沟道区增强和耗尽(deplete)。结场效应晶体管的栅极与晶体管的其他电极形成P-N结(P-N junction)，通过施加预定的栅极电压可以将结场效应晶体管反向偏置。因此，通过改变沟道内的耗尽区的尺寸，可利用结场效应晶体管的栅极P-N结来控制沟道电流。

一般来说，结场效应晶体管可作为电压控制电阻器或电子控制开关。P型结场效应晶体管包含掺杂的半导体材料的沟道具有大量正电载流子或空穴，而N型结场效应晶体管包含掺杂的半导体材料的沟道则具有大量负电载流子或电子。在结场效应晶体管的各端，由欧姆接触形成源极和漏极，且电流流经在源极和漏极之间的沟道。此外，通过对栅极施加反向偏压可阻碍或断开电流，也称为“夹断”(pinch-off)。

虽然现存半导体结构的结场效应晶体管及其制造方法已逐步满足它们既定的用途，然而结场效应晶体管始终存在导通电流与夹断电压之间的取舍关系，一般来说，需要提高导通电流时，往往夹断电压也随之上升，无法保持低夹断电压，故造成设计上的困难。

发明内容

有鉴于此，本发明提出一种半导体结构包括：一基板、一第一导电型阱、一第二导电型埋层、一第一第二导电型阱、一第一第二导电型掺杂区、一第二第二导电型阱以及一第二第二导电型掺杂区。上述第一导电型阱设置于上述基板内。上述第二导电型埋层设置于上述第一导电型阱内，且与上述基板距离一第一既定距离。上述第一第二导电型阱设置于上述第一导电型阱内且位于上述第二导电型埋层之上，并连接至上述第二导电型埋层。上述第一第二导电型掺杂区设置于上述第一第二导电型阱内。上述第二第二导电型阱设置于上述第一导电型阱内以及上述第二导电型埋层的上方，并与上述第二导电型埋层距离一第二既定距离。上述第二第二导电型掺杂区设置于上述第二第二导电型阱内。

根据本发明的一实施例，半导体结构更包括：一第一第一导电型掺杂区、一第二第一导电型掺杂区以及一第三第一导电型掺杂区。上述第一第一导电型掺杂区设置于上述第一导电型阱内，且位于上述第一第二导电型阱以及上述第二第二导电型阱之间。上述第二第一导电型掺杂区设置于上述第一导电型阱内，其中上述第一第一导电型掺杂区以及上述第二第一导电型掺杂区分别设置于上述第二第二导电型阱的两侧。上述第三第一导电型掺杂区设置于上述第一导电型阱内，其中上述第一第一导电型掺杂区以及上述第三第一导电型掺杂区分别设置于上述第一第二导电型阱的两侧。

根据本发明的一实施例，上述第一第二导电型掺杂区以及上述第二第二导电型掺杂区连接至一第一电极，其中上述第一第一导电型掺杂区以及上述第三第一导电型掺杂区连接至一第二电极，其中上述第二第一导电型掺杂区连接至一第三电极。

根据本发明的一实施例，上述半导体结构为一第一导电型结场效应晶体管，其中上述第一电极为一栅极端，上述第二电极为一源极端，上述第三电极为一漏极端。

根据本发明的一实施例，上述第二第二导电型阱具有一有效长度，其中上述第二第二导电型阱至少一半上述有效长度与上述第二导电型埋层相重叠。

本发明更提出一种半导体结构的制造方法，包括：提供一基板；形成一第一导电型阱于上述基板内；形成一第二导电型埋层于上述第一导电型阱内、位于上述第一导电型阱内，且与上述基板距离一第一既定距离；形成一第一第二导电型阱于上述第一导电型阱内且位于上述第二导电型埋层之上，其中上述第一第二导电型阱连接至上述第二导电型埋层；形成一第二第二导电型阱于上述第一导电型阱内且位于上述第二导电型埋层之上，其中上述第二第二导电型阱与上述第二导电型埋层距离一第二既定距离；形成一第一第二导电型掺杂区于上述第一第二导电型阱内；以及形成一第二第二导电型掺杂区于上述第二第二导电型阱内。

根据本发明的一实施例，制造方法更包括：形成一第一第一导电型掺杂区于上述第一导电型阱内，且位于上述第一第二导电型阱以及上述第二第二导电型阱之间；形成一第二第一导电型掺杂区于上述第一导电型阱内，其中上述第一第一导电型掺杂区以及上述第二第一导电型掺杂区分别位于上述第二第二导电型阱的两侧；以及形成一第三第一导电型掺杂区于上述第一导电型阱内，其中第一第一导电型掺杂区以及上述第三第一导电型掺杂区分别设置于上述第一第二导电型阱的两侧。

根据本发明的一实施例，制造方法更包括：将上述第一第二导电型掺杂区以及上述第二第二导电型掺杂区耦接至一第一电极；将上述第一第一导电型掺杂区以及上述第三第一导电型掺杂区连接至一第二电极；以及将上述第二第一导电型掺杂区连接至一第三电极。

根据本发明的一实施例，上述半导体结构为一第一导电型结场效应晶体管，其中上述第一电极为一栅极端，上述第二电极为一源极端，上述第三电极为一漏极端。

根据本发明的一实施例，上述第二第二导电型阱具有一有效长度，其中上述第二第二导电型阱至少一半的上述有效长度与上述第二导电型埋层相重叠。

附图说明

图1是显示根据本发明的一实施例所述的半导体结构的剖面图；

图2是显示根据本发明的另一实施例所述的半导体结构的剖面图；

图3是显示根据本发明的另一实施例所述的半导体结构的剖面图；以及

图4A～图4D是显示根据本发明的一实施例所述的半导体结构的制造方法的示意图。

附图标号

100 半导体结构

200 半导体结构

300 半导体结构

110 基板

120 第一导电型阱

131 第二导电型埋层

132 第一第二导电型阱

133 第二第二导电型阱

141 第一第一导电型掺杂区

142 第二第一导电型掺杂区

143 第三第一导电型掺杂区

144 第一第二导电型掺杂区

145 第二第二导电型掺杂区

151 第一隔离结构

152 第二隔离结构

153 第三隔离结构

154 第四隔离结构

155 第五隔离结构

156 第六隔离结构

160 绝缘层

171 第一内连结构

172 第二内连结构

173 第三内连结构

174 第四内连结构

175 第五内连结构

S1 第一电极

S2 第二电极

S3 第三电极

d1 第一既定距离

d2 第二既定距离

L133 有效长度

E 边缘

S 交界面

具体实施方式

以下针对本发明一些实施例的元件基底、半导体结构及半导体结构的制造方法作详细说明。应了解的是，以下的叙述提供许多不同的实施例或例子，用以实施本发明一些实施例的不同样态。以下所述特定的元件及排列方式仅为简单清楚描述本发明一些实施例。当然，这些仅用以举例而非本发明的限定。此外，在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明一些实施例，不代表所讨论的不同实施例及/或结构之间具有任何关连性。再者，当述及一第一材料层位于一第二材料层上或之上时，包括第一材料层与第二材料层直接接触的情形。或者，亦可能间隔有一或更多其它材料层的情形，在此情形中，第一材料层与第二材料层之间可能不直接接触。

此外，实施例中可能使用相对性的用语，例如“较低”或“底部”及“较高”或“顶部”，以描述图式的一个元件对于另一元件的相对关系。能理解的是，如果将图式的装置翻转使其上下颠倒，则所叙述在“较低”侧的元件将会成为在“较高”侧的元件。

在此，“约”、“大约”、“大抵”的用语通常表示在一给定值或范围的20％之内，较佳是10％之内，且更佳是5％之内，或3％之内，或2％之内，或1％之内，或0.5％之内。在此给定的数量为大约的数量，亦即在没有特定说明“约”、“大约”、“大抵”的情况下，仍可隐含“约”、“大约”、“大抵”的含义。

能理解的是，虽然在此可使用用语“第一”、“第二”、“第三”等来叙述各种元件、组成成分、区域、层、及/或部分，这些元件、组成成分、区域、层、及/或部分不应被这些用语限定，且这些用语仅是用来区别不同的元件、组成成分、区域、层、及/或部分。因此，以下讨论的一第一元件、组成成分、区域、层、及/或部分可在不偏离本发明一些实施例的教示的情况下被称为一第二元件、组成成分、区域、层、及/或部分。

除非另外定义，在此使用的全部用语(包括技术及科学用语)具有与此篇揭露所属的相关技术人员所通常理解的相同涵义。能理解的是，这些用语，例如在通常使用的字典中定义的用语，应被解读成具有与相关技术及本发明的背景或上下文一致的意思，而不应以一理想化或过度正式的方式解读，除非在本发明实施例有特别定义。

本发明一些实施例可配合图式一并理解，本发明实施例的图式亦被视为本发明实施例说明的一部分。需了解的是，本发明实施例的图式并未以实际装置及元件的比例绘示。在图式中可能夸大实施例的形状与厚度以便清楚表现出本发明实施例的特征。此外，图式中的结构及装置以示意的方式绘示，以便清楚表现出本发明实施例的特征。

在本发明一些实施例中，相对性的用语例如“下”、“上”、“水平”、“垂直”、“之下”、“之上”、“顶部”、“底部”等等应被理解为该段以及相关图式中所绘示的方位。此相对性的用语仅是为了方便说明之用，其并不代表其所叙述的装置需以特定方位来制造或运作。而关于接合、连接的用语例如“连接”、“互连”等，除非特别定义，否则可指两个结构直接接触，或者亦可指两个结构并非直接接触，其中有其它结构设于此两个结构之间。且此关于接合、连接的用语亦可包括两个结构都可移动，或者两个结构都固定的情况。

图1是显示根据本发明的一实施例所述的半导体结构的剖面图。如图1所示，半导体结构100包括基板110、第一导电型阱120、第二导电型埋层131、第一第二导电型阱132、第二第二导电型阱133、第一第一导电型掺杂区141、第二第一导电型掺杂区142、第三第一导电型掺杂区143、第一第二导电型掺杂区144以及第二第二导电型掺杂区145。

第一导电型阱120形成于基板110之内，且具有第一导电型。根据本发明的一实施例，基板110为一硅基板。根据本发明的另一实施例，基板110具有第二导电型，其中第一导电型不同于第二导电型。根据本发明的一实施例，第一导电型为N型，

第二导电型为P型。根据本发明的另一实施例，第一导电型为P型，第二导电型为N型。根据本发明的其他实施例，基板110亦可为轻掺杂的基板，例如轻掺杂的N型基板或P型基板。

根据本发明的一实施例，第一导电型阱120可通过离子注入步骤形成。例如，当此第一导电型阱120为N型时，可于预定形成第一导电型阱120的区域注入磷离子或砷离子以形成第一导电型阱120。然而，当此第一导电型阱120为P型时，可于预定形成第一导电型阱120的区域注入硼离子或铟离子以形成第一导电型阱120。在一些实施例中，第一导电型阱120为一高压阱。

第二导电型埋层131、第一第二导电型阱132以及第二第二导电型阱133形成于第一导电型阱120中，其中第二导电型埋层131、第一第二导电型阱132以及第二第二导电型阱133具有第二导电型。根据本发明的一实施例，第二导电型埋层131、第一第二导电型阱132以及第二第二导电型阱133与基板110具有相同的导电型。

根据本发明的一实施例，第二导电型埋层131、第一第二导电型阱132及/或第二第二导电型阱133亦可通过离子注入步骤形成。例如，当此第二导电型为N型时，可于预定形成第二导电型埋层131、第一第二导电型阱132及/或第二第二导电型阱133的区域注入磷离子或砷离子以形成第二导电型埋层131、第一第二导电型阱132及/或第二第二导电型阱133。

然而，当此第二导电型为P型时，可于预定形成第二导电型埋层131、第一第二导电型阱132及/或第二第二导电型阱133的区域注入硼离子或铟离子以形成第二导电型埋层131、第一第二导电型阱132及/或第二第二导电型阱133。根据本发明的一实施例，第二导电型埋层131、第一第二导电型阱132及/或第二第二导电型阱133的掺杂浓度高于基板110的掺杂浓度。

如图1所示，基板110与第一导电型阱120具有一交界面S，第二导电型埋层131距离交界面S为第一既定距离d1。第一第二导电型阱132设置于第一导电型阱120内且位于第二导电型埋层131之上，并连接至第二导电型埋层131。第二第二导电型阱133设置于第一导电型阱120内以及第二导电型埋层131的上方，并与第二导电型埋层131距离第二既定距离d2。根据本发明的一实施例，第一既定距离d1与第二既定距离d2相同。根据本发明的另一实施例，第一既定距离d1与第二既定距离d2不同。

第一第一导电型掺杂区141设置于第一导电型阱120内，且具有第一导电型。如图1所示，第一第一导电型掺杂区141位于第一第二导电型阱132以及第二第二导电型阱133之间。根据本发明的一实施例，第一第一导电型掺杂区141的掺杂浓度高于第一导电型阱120的掺杂浓度。

第二第一导电型掺杂区142设置于第一导电型阱120内，且具有第一导电型。如图1所示，第一第一导电型掺杂区141以及第二第一导电型掺杂区142分别设置于第二第二导电型阱133的两侧。根据本发明的一实施例，第二第一导电型掺杂区142的掺杂浓度高于第一导电型阱120的掺杂浓度。

第三第一导电型掺杂区143设置于第一导电型阱120内，且具有第一导电型。如图1所示，第一第一导电型掺杂区141以及第三第一导电型掺杂区143分别设置于第一第二导电型阱132的两侧。根据本发明的一实施例，第三第一导电型掺杂区143的掺杂浓度高于第一导电型阱120的掺杂浓度。

第一第二导电型掺杂区144形成于第一第二导电型阱132内，且具有第二导电型。根据本发明的一实施例，第一第二导电型掺杂区144的掺杂浓度高于第一第二导电型阱132的掺杂浓度。第二第二导电型掺杂区145形成于第二第二导电型阱133内。根据本发明的一实施例，第二第二导电型掺杂区145的掺杂浓度高于第二第二导电型阱133的掺杂浓度。

根据本发明的一实施例，半导体结构100更包括第一隔离结构151、第二隔离结构152、第三隔离结构153、第四隔离结构154、第五隔离结构155以及第六隔离结构156。第一隔离结构151接触第三第一导电型掺杂区143，但并非用以限制本发明。根据本发明的其他实施例，第一隔离结构151与第三第一导电型掺杂区143在空间上彼此分隔。

如图1所示，第二隔离结构152直接接触第三第一导电型掺杂区143以及第一第二导电型掺杂区144，用以分隔第三第一导电型掺杂区143以及第一第二导电型掺杂区144。根据本发明的其他实施例，第二隔离结构152并未直接接触第三第一导电型掺杂区143以及第一第二导电型掺杂区144的至少一个。

如图1所示，第三隔离结构153直接接触第一第一导电型掺杂区141以及第一第二导电型掺杂区144，用以分隔第一第一导电型掺杂区141以及第一第二导电型掺杂区144。根据本发明的其他实施例，第三隔离结构153并未直接接触第一第一导电型掺杂区141以及第一第二导电型掺杂区144的至少一个。

如图1所示，第四隔离结构154直接接触第一第一导电型掺杂区141以及第二第二导电型掺杂区145，用以分隔第一第一导电型掺杂区141以及第二第二导电型掺杂区145。根据本发明的其他实施例，第四隔离结构154并未直接接触第一第一导电型掺杂区141以及第二第二导电型掺杂区145的至少一个。

如图1所示，第五隔离结构155直接接触第二第一导电型掺杂区142以及第二第二导电型掺杂区145，用以分隔第二第一导电型掺杂区142以及第二第二导电型掺杂区145。根据本发明的其他实施例，第五隔离结构155并未直接接触第二第一导电型掺杂区142以及第二第二导电型掺杂区145的至少一个。

如图1所示，第六隔离结构156接触第二第一导电型掺杂区142，但并非用以限制本发明。根据本发明的其他实施例，第六隔离结构156与第二第一导电型掺杂区142在空间上彼此分隔。

根据本发明的其他实施例，半导体结构100更包括绝缘层160、第一内连结构171、第二内连结构172、第三内连结构173、第四内连结构174以及第五内连结构175。根据本发明的一实施例，第一内连结构171以及第二内连结构172分别将第一第二导电型掺杂区144以及第二第二导电型掺杂区145连接至第一电极S1，第三内连结构173以及第五内连结构175分别将第一第一导电型掺杂区141以及第三第一导电型掺杂区143连接至第二电极S2，第四内连结构174将第二第一导电型掺杂区142连接至第三电极S3。

根据本发明的一实施例，当第一导电型为N型且第二导电型为P型时，也就是当第一导电型阱120为N型而第一第二导电型阱132以及第二第二导电型阱133为P型时，半导体结构100为N型结场效应晶体管，其中第一电极S1为栅极端，第二电极S2为源极端，第三电极S3为漏极端，N型结场效应晶体管的有效沟道各别为第一既定距离d1以及第二既定距离d2。

根据本发明的另一实施例，当第一导电型为P型且第二导电型为N型时，也就是当第一导电型阱120为P型而第一第二导电型阱132以及第二第二导电型阱133为N型时，半导体结构100为P型结场效应晶体管，其中第一电极S1为栅极端，第二电极S2为漏极端，第三电极S3为源极端，P型结场效应晶体管的有效沟道各别为第一既定距离d1以及第二既定距离d2。

根据本发明的一实施例，第二第二导电型阱133具有有效长度L133。如图1所示，第二导电型埋层131与第二第二导电型阱133的有效长度L133完全重叠。换句话说，第二导电型埋层131与第二第二导电型阱133的边缘E对齐。

图2是显示根据本发明的另一实施例所述的半导体结构的剖面图。如图2所示，半导体结构200的第二导电型埋层131与第二第二导电型阱133的有效长度L133的一半相重叠。根据本发明的其他实施例，第二导电型埋层131与第二第二导电型阱133的有效长度L133的至少一半相重叠。

图3是显示根据本发明的另一实施例所述的半导体结构的剖面图。如图3所示，半导体结构300的第二导电型埋层131超过第二第二导电型阱133的边缘E。

图4A～图4D是显示根据本发明的一实施例所述的半导体结构的制造方法的示意图。如图4A所示，提供一基板110，例如硅基板或其它适当的半导体基板。根据本发明的其它实施例，基板110亦可为轻掺杂的基板，例如轻掺杂的P型或N型基板。在本实施例中，基板110具有第二导电型。

接着，可依序由掺杂工艺(例如，离子注入)及热扩散等工艺，在基板110的一既定区域内形成第一导电型阱120。根据本发明的一实施例，第一导电型阱120具有第一导电型，其中第一导电型与第二导电型不同。

接着，可依序由掺杂工艺(例如，离子注入)及热扩散等工艺，在第一导电型阱120中的一既定区域内形成第二导电型埋层131、第一第二导电型阱132以及第二第二导电型阱133。根据本发明的一实施例，第二导电型埋层131、第一第二导电型阱132以及第二第二导电型阱133具有第二导电型。根据本发明的其他实施例，第二导电型埋层131、第一第二导电型阱132以及第二第二导电型阱133的掺杂浓度高于第一导电型阱120的掺杂浓度。

根据本发明的一实施例，可先形成第一既定距离d1的第一导电型阱120后，再于第一导电型阱120中形成第二导电型埋层131，接着再于第二导电型埋层131上增加第一导电型阱120的厚度，并分别将第一第二导电型阱132以及第二第二导电型阱133形成于第一导电型阱120中。如图4A所示，第二第二导电型阱133与第二导电型埋层131之间，相距第二既定距离d2。

根据本发明的一实施例，第二导电型埋层131与第二第二导电型阱133完全重叠。根据本发明的其他实施例，第二导电型埋层131与第二第二导电型阱133的至少一半相重叠(如图2所示)。

如图4B所示，在基板110上形成第一隔离结构151、第二隔离结构152、第三隔离结构153、第四隔离结构154、第五隔离结构155以及第六隔离结构156。第一隔离结构151以及第六隔离结构156延伸进入第一导电型阱120；第二隔离结构152延伸进入第一导电型阱120以及第一第二导电型阱132；第三隔离结构153延伸进入第一导电型阱120以及第一第二导电型阱132；第四隔离结构154延伸进入第一导电型阱120以及第二第二导电型阱133；第五隔离结构155延伸进入第二第二导电型阱133以及第一导电型阱120。

根据本发明的一实施例，第一隔离结构151、第二隔离结构152、第三隔离结构153以及第四隔离结构154用以定义待形成的第一第一导电型掺杂区141、第二第一导电型掺杂区142、第三第一导电型掺杂区143、第一第二导电型掺杂区144以及第二第二导电型掺杂区145的空间。

如图4C所示，可通过掺杂工艺(如离子注入)，形成第一第一导电型掺杂区141、第二第一导电型掺杂区142、第三第一导电型掺杂区143、第一第二导电型掺杂区144以及第二第二导电型掺杂区145。根据本发明的一实施例，第一第一导电型掺杂区141形成于第一导电型阱120之中，并位于第三隔离结构153以及第四隔离结构154之间。第二第一导电型掺杂区142形成于第一导电型阱120之中，并位于第五隔离结构155以及第六隔离结构156之间。

第三第一导电型掺杂区143形成于第一导电型阱120中，并位于第一隔离结构151以及第二隔离结构152之间。第一第二导电型掺杂区144位于第一第二导电型阱132中，且位于第二隔离结构152以及第三隔离结构153之间。第二第二导电型掺杂区145位于第二第二导电型阱133中，且位于第四隔离结构154以及第五隔离结构155之间。

如图4D所示，形成绝缘层160于第一隔离结构151、第二隔离结构152、第三隔离结构153、第四隔离结构154、第五隔离结构155以及第六隔离结构156与第一第一导电型掺杂区141、第二第一导电型掺杂区142、第三第一导电型掺杂区143、第一第二导电型掺杂区144以及第二第二导电型掺杂区145之上。

接着，可通过金属化工艺，在绝缘层160之上形成第一内连结构171、第二内连结构172、第三内连结构173、第四内连结构174以及第五内连结构175。第一内连结构171将第一第二导电型掺杂区144连接至第一电极S1，第二内连结构172将第二第二导电型掺杂区145连接至第一电极S1，第三内连结构173将第一第一导电型掺杂区141连接至第二电极S2，第四内连结构174将第二第一导电型掺杂区142连接至第三电极S3，第五内连结构175分别以及第三第一导电型掺杂区143连接至第二电极S2。如此一来，便完成半导体结构100的制作。

根据本发明的一实施例，半导体结构100为N型结场效应晶体管。第一电极S1为栅极端，第二电极S2为源极端，第三电极S3为漏极端，N型结场效应晶体管的有效沟道各别为第一既定距离d1以及第二既定距离d2。

根据本发明的另一实施例，半导体结构100为P型结场效应晶体管。第一电极S1为栅极端，第二电极S2为漏极端，第三电极S3为源极端，P型结场效应晶体管的有效沟道各别为第一既定距离d1以及第二既定距离d2。

本发明在此提出了结场效应晶体管的半导体结构及其制造方法。由于结场效应晶体管的有效沟道划分为第一既定距离d1以及第二既定距离d2，使得结场效应晶体管在提高导通电流的情况下，无须随之提高夹断电压。因此，本发明所提出的半导体结构及其制造方法，将有效地打破结场效应晶体管所具有的导通电流与夹断电压之间的取舍关系。

虽然本发明的实施例及其优点已揭露如上，但应该了解的是，任何所属技术领域中相关技术人员，在不脱离本发明的精神和范围内，当可作更动、替代与润饰。此外，本发明的保护范围并未局限于说明书内所述特定实施例中的工艺、机器、制造、物质组成、装置、方法及步骤，任何所属技术领域中相关技术人员可从本发明一些实施例的揭示内容中理解现行或未来所发展出的工艺、机器、制造、物质组成、装置、方法及步骤，只要可以在此处所述实施例中实施大抵相同功能或获得大抵相同结果皆可根据本发明一些实施例使用。因此，本发明的保护范围包括上述工艺、机器、制造、物质组成、装置、方法及步骤。另外，每一权利要求构成个别的实施例，且本发明的保护范围也包括各个权利要求及实施例的组合。