具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。

目前，现有技术中常规FPGA芯片加AD/DA芯片的方案是基于VPX、CPCI 等机箱架构进行设计，而使用此类产品的场合往往是通信和雷达场合，对于地面应用场景，体积不是关键影响因素。但是对于便携式设备、机载场合，体积将会受限，传统VPX和CPCI的体积将不再可接受；同时由于装置的体积较大，进而使得计算装置重量较重，对于便携式和机载等对重量要求严格的场合，劣势显著。而为了减小尺寸采用小尺寸架构设计则会使的芯片的数量减少，从而使得整个计算装置的性能密度降低，无法满足高性能所需的计算资源、高带宽、高速度等要求。

对于带有FPGA芯片加AD/DA芯片的计算装置来说，计算资源、带宽、通道数、工作频率都是高性能的体现。直观来讲，就是芯片越多、速度越高，性能越好。为了实现高性能，本发明采用了合理的布局、优化的电源网络设计、优化的信号网络设计等方法实现。

本发明实施例提供了一种计算装置，如图1所示，包括第一板卡3和第二板卡 6，所述第一板卡3和所述第二板卡6之间通过柔性板7连接，所述第一板卡3和所述第二板卡6采用背靠背的安装方式。具体地，所述第一板卡3上和所述第二板卡 6的散热面朝向两侧，这种散热方式芯片发热面和壳体表面的接触面积最大，路径最小，根据传热公式，热传递的效率最高。其中，所述第一板卡3和所述第二卡板可以相同，也可以不同，所述第一板卡3和所述第二卡板可以为电路板。

具体地，所述第一板卡3上设置第一芯片1、第二芯片2和第一电源模块8，其中，所述第一芯片1设置在所述第一板卡3的中心位置，所述第一芯片1包括但不限于是FPGA芯片，所述第二芯片2有多个，具体地，所述第二芯片2包括但不限于数模转换芯片和数字信号处理模块，更具体地，所述第二芯片2包括DA芯片1 (数模转换芯片)、DA芯片2(数模转换芯片)和DSP芯片(数字信号处理模块)，所述DA芯片1和所述DA芯片2设置在所述第一芯片1的上方，所述DSP芯片靠近所述柔性板7设置在所述第一芯片1的右上方，所述第一电源模块8设置在所述第一芯片1的左侧，所述第一板卡3的左侧通过所述柔性板7与所述第二板卡6连接。

所述第二板卡6的右侧连接所述柔性板7，所述第二板卡6上设置第三芯片4、第四芯片5和第二电源模块9，所述第三芯片4设置在所述第二板卡6的中心处，所述第三芯片4包括但不限于是FPGA芯片，所述第四芯片5有两个以上，具体地，所述第四芯片5包括但不限于模数转换芯片，更具体地，所述第四芯片5包括AD芯片1(模数转换芯片)、AD芯片2(模数转换芯片)、AD芯片3(模数转换芯片)、 AD芯片4(模数转换芯片)、AD芯片5(模数转换芯片)、AD芯片6(模数转换芯片)、AD芯片7(模数转换芯片)和AD芯片8(模数转换芯片)，其中，AD 芯片1、AD芯片2、AD芯片3和AD芯片4设置在所述第三芯片4的上方，AD 芯片5、AD芯片6、AD芯片7和AD芯片8设置在所述第三芯片4的下方，所述第二电源模块9与若干个所述第四芯片5围绕设置在所述第三芯片4的周围，具体地，所述第二电源模块9设置在所述第三芯片4的右侧。

这样，受限于尺寸面积，按照连接关系将芯片分为两个板卡，采用背靠背的安装方式，散热面朝向两侧，这种散热方式芯片发热面和壳体表面的接触面积最大，路径最小，根据传热公式，热传递的效率最高。FPGA(即所述第一芯片1或所述第二芯片2)作为计算中心，放置于板卡的正中央，所有外围资源围绕FPGA四周紧密排放，这种布局方式有助于信号走线分区、以及高速线走线最短的原则，可以降低信号间的干扰，以及降低信号损耗，进而提高信号的传输带宽。电源作为干扰源，放置在板卡外侧，在电源和用电芯片之间，放置了大量组合电容，兼顾高频、中频、低频噪声滤除的功能。

这里需要注意的是所述第一芯片1、所述第二芯片2、所述第三芯片4和第四芯片5可以为任意的芯片。本发明实施例通过第一板卡3或第二板卡6上通过调整芯片的设置位置，进而产生合理的布局，使得芯片之间的干扰降低，信号损耗的程度降低，从而提高了信号的传输带宽。

进一步地，在本发明实施例中，由于所述板卡上各个芯片的密度很高，留给所述电源模块走线的空间较少，受尺寸所限，无法为众多芯片或模块提供足够的电源轨进行供电，因此只能对不同的电源进行合并，但合并后会导致不同电源轨噪声相互串扰，进而影响芯片性能。

因此，在一方面，本发明实施例通过对电源采用叠层设计进而充分利用电源平面和地平面之间的寄生电容，滤除掉电源轨上的高频噪声，同时由于地平面的隔离电源上的噪声无法从线路路径上串入信号线，保护了信号线的安全。

具体地，所述第一板卡3和所述第二板卡6均为叠层结构，所述第一板卡3上和所述第二板卡6上均包括电源层，即如图2所示，所述板卡结构有17层，其中所述电源层在第9层、第10层，这里，需要注意的是叠层的数量是由信号数量决定的，计算装置的芯片数量多，信号数量也多，因此信号叠层数量也就越多。

在另一方面，地平面虽然保护了线路免受干扰，但是电源平面上的噪声最终还是会传递到用电芯片，虽然用电芯片的电源抑制比一定程度上能够衰减来自电源的噪声，但是对于高性能芯片(例如转换器芯片)来说，往往要求信噪比很高，在此要求下，仅靠芯片自身的电源抑制能力无法达到预定的要求。

因此本发明实施例提供一种电源拓扑，如图3所示，包括转换器模块和稳压模块，具体地，所述转换器模块的VDD端口和EN端口均与电源正极(Vbatt)连接，且所述电源正极还通过电容接地，所述转换器模块的switch端口和FB端口均连接第一稳压后电压输出端，所述第一稳压后电压输出端连接稳压前电压输入端，所述稳压前电压输入端与所述稳压模块的VDD端口和EN端口连接，所述稳压模块的 OUT端口和FB端口与第二稳压后电压输出端连接。

较优地，所述转换器模块为DC/DC芯片，这样对于非敏感型用电芯片，采用 DC/DC芯片直接供电，效率高，空间小。所述转换器模块为LDO芯片，对于ADDA 芯片类敏感用电芯片，使用LDO芯片供电，能够有效的衰减敏感电路上的噪声。

另外，本发明实施例通过电阻组使得系统在整个频段范围内都拥有较低的阻抗值，其中大电容负载低频段，小电容负载高频段，进而覆盖整个频段。提供更好的滤波性能，具体地，如图4所示，图中所示的VDD端口可以为所述转换器模块上的VDD端口，也可以为稳压模块上的VDD端口，所述VDD端口通过电容组接地，所述电容组包括并联设置的第一电容和第二电容，其中，所述第一电容和所述第二电容的数量均可以有多个，所述第一电容的容值大于第二电容的容值。

进一步地，在本发明实施例中，如图1所示，所述第一板卡3上的高速信号区域10设置在所述第一电源模块8区域与所述第一芯片1之间；所述第二板卡6上的第二电源模块9区域设置在所述第二电源模块9区域与所述第二芯片2之间。

这样，在使用时，采用了关键信号和电源分区的设计方案，该设计方案避免了关键信号穿越高噪声的电源区域，保证了信号传输质量，信号线严格按照可控阻抗设计，并且保证整个链路的信号完整性，确保信号能在高传速下稳定的运行。

以上仅是本发明的优选实施方式，应当指出的是，上述优选实施方式不应视为对本发明的限制，本发明的保护范围应当以权利要求所限定的范围为准。对于本技术领域的普通技术人员来说，在不脱离本发明的精神和范围内，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。