阅读说明：本技术 一种用于电力线载波通信的功率放大电路 (Power amplification circuit for power line carrier communication ) 是由 不公告发明人 于 2019-10-22 设计创作，主要内容包括：本发明提供一种用于电力线载波通信的功率放大电路,包括输入电路、偏置电路、驱动电路、缓冲电路、转换速率增强电路和输出电路；所述输入电路用于将输入电压信号转换成电流信号；所述偏置电路用于为所述驱动电路提供偏置；所述驱动电路用于对所述输入电路产生的电流信号进行放大,输出电压信号给所述缓冲电路；所述缓冲电路用于隔离所述驱动电路和所述输出电路；所述转换速率增强电路用于提高所述输出电路的转换速率；所述输出电路用于向负载输出功率放大后的信号。本发明可在最大限度降低静态功耗的同时实现超高输出摆幅和线性度,能够满足电力线载波通信应用的功率需求。(The invention provides a power amplification circuit for power line carrier communication, which comprises an input circuit, a bias circuit, a drive circuit, a buffer circuit, a conversion rate enhancement circuit and an output circuit, wherein the input circuit is connected with the bias circuit; the input circuit is used for converting an input voltage signal into a current signal; the bias circuit is used for providing bias for the driving circuit; the driving circuit is used for amplifying the current signal generated by the input circuit and outputting a voltage signal to the buffer circuit; the buffer circuit is used for isolating the drive circuit and the output circuit; the slew rate enhancement circuit is used for improving the slew rate of the output circuit; the output circuit is used for outputting the signal after power amplification to a load. The invention can realize ultrahigh output swing amplitude and linearity while reducing static power consumption to the maximum extent, and can meet the power requirement of power line carrier communication application.)

一种用于电力线载波通信的功率放大电路

技术领域

本发明涉及一种功率放大电路，尤其涉及一种用于电力线载波通信的功率放大电路。

背景技术

通信和信息是智能电网建设和发展的重要保证。而电力线载波通信PLC(Powerline Communication)充分利用电网本身的线路资源，无需重新布线架设网络，已成为我国智能电网最后一公里通信及家庭网络的主要技术手段，而功率放大器是PLC中的重要组成部分，它的功能是将电力线载波通信的调制OFDM(Orthogonal Frequency DivisionMultiplexing，正交频分复用技术)信号进行功率放大并发射到电力线上。因此要求功率放大器在电力线负载在轻载和重载情况下都能提供足够的功率和线性度。传统的功率放大电路一般采用Bipolar工艺的电流负反馈结构，实现成本高昂，谐波失真较高且受限于国外技术等缺点。

以上背景技术内容的公开仅用于辅助理解本申请的发明构思及技术方案，其并不必然属于本申请的现有技术，在没有明确的证据表明上述内容在本申请的申请日已经公开的情况下，上述背景技术不应当用于评价本申请的新颖性和创造性。

发明内容

本发明提出一种用于电力线载波通信的功率放大电路，具有高性能、成本低、适合国内电网环境的优点。

一种用于电力线载波通信的功率放大电路包括输入电路、偏置电路、驱动电路、缓冲电路、转换速率增强电路和输出电路；所述输入电路用于将输入电压信号转换成电流信号；所述偏置电路用于为所述驱动电路提供偏置；所述驱动电路用于对所述输入电路产生的电流信号进行放大，输出电压信号给所述缓冲电路；所述缓冲电路用于隔离所述驱动电路和所述输出电路；所述转换速率增强电路用于提高所述输出电路的转换速率；所述输出电路用于向负载输出功率放大后的信号。

所述输入电路包括第一NPN型三极管、第二NPN型三极管和第一晶体管；所述偏置电路包括第二晶体管、第三晶体管、第四晶体管和第五晶体管；所述驱动电路包括第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管和第十一晶体管；所述缓冲电路包括第十二晶体管、第十三晶体管、第一电压缓冲电路和第二电压缓冲电路；所述转换速率增强电路包括第一瞬态增强电路和第二瞬态增强电路；所述输出电路包括第十四晶体管和第十五晶体管。

与现有技术相比，本发明的有益效果有：

本发明提出的一种用于电力线载波通信的功率放大电路，可在最大限度降低静态功耗的同时实现超高输出摆幅和线性度，能够满足电力线载波通信应用的功率需求。

附图说明

图1为本发明一实施例中用于电力线载波通信的功率放大电路的电路原理图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行进一步详细说明，显然，此处所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。另外，连接即可以是用于固定作用也可以是用于电路连通作用。

需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明实施例和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多该特征。在本发明实施例的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在一个较佳的实施例中，如图1所示，提出了一种用于电力线载波通信的功率放大电路，包括：输入电路、偏置电路、驱动电路、缓冲电路、转换速率增强电路、输出电路。所述输入电路连接输入电压信号，用于将输入电压信号转换成电流信号；所述偏置电路用于为所述驱动电路提供偏置；所述驱动电路用于对输入电路产生的电流信号进行放大，输出电压信号给缓冲电路；所述缓冲电路用于隔离驱动电路和输出电路，提高系统的稳定性，包括第一电压缓冲电路和第二电压缓冲电路；所述转换速率增强电路用于提高输出电路的转换速率，包括第一瞬态增强电路和第二瞬态增强电路；所述输出电路用于向负载输出功率放大后的信号。

具体的，在本发明实施例中，所述输入电路包括：第一NPN型三极管Q1、第二NPN型三极管Q2和第一晶体管M1；其中，所述第一NPN型三极管Q1的基极连接第一输入电压信号VINN，发射极与所述第二NPN型三极管Q2的发射极和所述第一晶体管M1的漏极连接，集电极与所述偏置电路连接；所述第二NPN型三极管Q2的基极连接第二输入电压信号VINP，发射极与所述第一NPN型三极管Q1的发射极和所述第一晶体管M1的漏极连接，集电极与所述偏置电路连接；所述第一晶体管M1的栅极与第四偏置电压VB4连接，源极与地连接，漏极与所述第一NPN型三极管Q1和第二NPN型三极管Q2的公共端连接。

所述偏置电路包括：第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5；其中，所述第二晶体管M2的栅极与第三偏置电压VB3连接，源极与电源电压VCC连接，漏极与所述第三晶体管M3的源极连接；所述第三晶体管M3的栅极与第五偏置电压VB5连接，源极与所述第一NPN型三极管Q1的集电极连接，漏极与所述第四晶体管M4的漏极连接；所述第四晶体管M4的栅极与第六偏置电压VB6连接，源极与所述第五晶体管M5的漏极连接，漏极与所述第三晶体管M3的漏极连接；所述第五晶体管M5的栅极与第四偏置电压VB4连接，源极与地连接，漏极与所述第四晶体管M4的源极连接。其中，所述偏置电路用于为所述输入电路和所述驱动电路提供偏置。

所述驱动电路包括第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管M10和第十一晶体管M11；其中，所述第六晶体管M6的栅极与第三偏置电压VB3连接，源极与电源电压VCC连接，漏极与所述第七晶体管M7的源极连接；所述第七晶体管M7的栅极与第五偏置电压VB5连接，源极与所述第六晶体管M6的漏极连接，漏极与所述第八晶体管M8的源极和所述第九晶体管M9的漏极连接；所述第八晶体管M8的栅极与第二偏置电压VB2连接，源极与所述第七晶体管M7的漏极和所述第九晶体管M9的漏极以及所述第一电压缓冲电路的第一输入口BI1连接，漏极与所述第九晶体管M9的源极和所述第十晶体管M10的漏极以及所述第二电压缓冲电路的第一输入口BI2连接；所述第九晶体管M9的栅极与第一偏置电压VB1连接，源极与所述第八晶体管M8的漏极和所述第十晶体管M10的漏极以及所述第二电压缓冲电路的第一输入口BI2连接，漏极与所述第八晶体管的源极和第七晶体管的漏极以及所述第一电压缓冲电路的第一输入口BI1连接；所述第十晶体管M10的栅极与第六偏置电压VB6连接，源极与所述第十一晶体管M11的漏极连接，漏极与所述第八晶体管M8的漏极和所述第九晶体管M9的源极以及所述第二电压缓冲电路的第一输入口BI2连接；所述第十一晶体管M11的栅极与第四偏置电压VB4连接，源极与地连接，漏极与所述第十晶体管M10的源极连接。

所述缓冲电路包括第十二晶体管M12、第十三晶体管M13、第一电压缓冲电路和第二电压缓冲电路；其中，所述第十二晶体管M12的栅极与第三偏置电压VB3连接，源极与所述电源电压VCC连接，漏极与所述第一电压缓冲电路的第一输出口BO11和所述第十四晶体管M14的栅极以及所述第一瞬态增强电路的第一输出口SO11连接；所述第十三晶体管M13的栅极与第四偏置电压VB4连接，源极与地连接，漏极与所述第二电压缓冲电路的第一输出口BO21和所述第十五晶体管M15的栅极以及所述第二瞬态增强电路的第一输出口SO21连接；所述第一电压缓冲电路，包括第一输入口BI1、第一输出口BO11和第二输出口BO12，其中，第一输入口BI1与所述第七晶体管M7的漏极和所述第八晶体管M8的源极以及所述第九晶体管M9的漏极连接，第一输出口BO11与所述第十二晶体管M12的漏极和所述第十四晶体管M14的栅极以及所述第一瞬态增强电路的第一输出口SO11连接，第二输出口BO12与所述第二瞬态增强电路的第二输出口SO22连接；所述第二电压缓冲电路，包括第一输入口BI2、第一输出口BO21和第二输出口BO22，其中，第一输入口BI2与所述第十晶体管M10的漏极和所述第九晶体管M9的源极以及所述第八晶体管M8的漏极连接，第一输出口BO21与所述第十三晶体管M13的漏极和所述第十五晶体管M15的栅极以及所述第二瞬态增强电路的第一输出口SO21连接，第二输出口与所述第一瞬态增强电路的第二输出口SO12连接。

所述转换速率增强电路包括第一瞬态增强电路和第二瞬态增强电路；其中，所述第一瞬态增强电路，包括第一输出口SO11和第二输出口SO12，第一输出口SO11与所述第十二晶体管M12的漏极和所述第十四晶体管M14的栅极以及所述第一电压缓冲电路的第一输出口BO11连接，第二输出口SO12与所述第二电压缓冲电路的第二输出口BO22连接；所述第二瞬态增强电路，包括第一输出口SO21和第二输出口SO22，其中，第一输出口SO21与所述第十三晶体管M13的漏极和所述第十五晶体管M15的栅极以及所述第二电压缓冲电路的第一输出口BO21连接，第二输出口与所述第一电压缓冲电路的第二输出口BO12连接。

所述输出电路包括第十四晶体管M14、第十五晶体管M15；其中，所述第十四晶体管M14的栅极与所述第十二晶体管M12的漏极和所述第一电压缓冲电路的第一输出口BO11以及所述第一瞬态增强电路的第一输出口SO11连接，源极与所述电源电压VCC连接，漏极与所述第十五晶体管M15的漏极连接；所述第十五晶体管M15的栅极与所述第二电压缓冲电路的第一输出口BO21以及所述第二瞬态增强电路的第一输出口SO21连接，源极与地连接，漏极与所述第十四晶体管M14的漏极连接组成轨对轨输出，用于驱动负载输出功率放大信号。

在上述实施例当中，本发明提出一种用于电力线载波通信的功率放大电路，采用MOS晶体管和独特的轨对轨输出架构，具有极高的集成度和优异的性能，在最大限度降低静态功耗的同时实现超高输出摆幅和线性度，能够满足电力线载波通信应用的功率需求。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，因此，本发明将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。