阅读说明：本技术 一种数字音频功放和功放环路 (Digital audio power amplifier and power amplifier loop ) 是由 周佳宁 张海军 姚炜 杜黎明 程剑涛 孙洪军 于 2019-11-29 设计创作，主要内容包括：本申请公开了一种数字音频功放和功放环路,该功放环路包括运放U1、电容C1、功放输出级、电阻R1、电阻R2和噪声控制单元,其中：运放U1的反相输入端分别连接到电容C1的一端、所述噪声控制单元的一端以及前级的所述DAC电流源的输出端；运放U1的输出端分别连接到所述功放输出级的控制端和电容C1的另一端；所述功放输出级的输出端依次经过电阻R1、R2接地；所述噪声控制单元的另一端连接到电阻R1与R2的连结点；电阻R1、R2的阻值设置满足R1/R2＝(N-2)/2,N＞2；运放U1的参考电压等于PVDD/N,PVDD为功放输出级的电源电压；所述噪声控制单元为电阻模块。本申请保证了数字音频功放正常工作。(The application discloses digital audio power amplifier and power amplifier loop, this power amplifier loop include that the fortune is put U1, electric capacity C1, power amplifier output stage, resistance R1, resistance R2 and noise control unit, wherein: the inverting input end of the operational amplifier U1 is respectively connected to one end of a capacitor C1, one end of the noise control unit and the output end of the DAC current source of the previous stage; the output end of the operational amplifier U1 is respectively connected to the control end of the power amplifier output stage and the other end of the capacitor C1; the output end of the power amplifier output stage is grounded through resistors R1 and R2 in sequence; the other end of the noise control unit is connected to a junction point of the resistors R1 and R2; the resistance values of the resistors R1 and R2 are set to satisfy the conditions that R1/R2 is (N-2)/2, and N is larger than 2; the reference voltage of the operational amplifier U1 is equal to PVDD/N, and PVDD is the power supply voltage of the power amplifier output stage; the noise control unit is a resistance module. The application ensures the normal work of the digital audio power amplifier.)

一种数字音频功放和功放环路

技术领域

本发明涉及电力电子技术领域，更具体地说，涉及一种数字音频功放和功放环路。

背景技术

数字音频功放的输入为数字音频信号，音频信号通过数字信号的形式进行传输，具有极高的抗RF(Radio Frequency，射频)干扰性能和较低的底噪。

图1示出了一种现阶段使用的数字音频功放，其组成部件包括PWM(Pulse WidthModulation，脉冲宽度调制)调制器(图1中未示出)、两路DAC电流源和两路功放环路，具体的：数字音频信号经过PWM调制器调制后输出PWMP波和PWMN波，PWMP波经过一路DAC电流源、一路功放环路处理后输出电压V_OUTP，PWMN波经过另一路DAC电流源、另一路功放环路处理后输出电压V_OUTN。

发明人通过分析发现，对于其中任一路功放环路来说，为了维持功放环路中电容的充放电平衡，要求功放输出电压达到电源电压PVDD时，功放环路的参考电压V_REF要等于PVDD/2，但某些场合下DAC电流源和功放环路能够支持的最大工作电压也为PVDD/2，此时DAC电流源和功放环路没有足够的电压余量，导致数字音频功放不能正常工作。

发明内容

有鉴于此，本发明提供一种数字音频功放和功放环路，以保证数字音频功放正常工作。

一种数字音频功放，包括PWM调制器、两路DAC电流源和两路功放环路，其中，数字音频信号经过所述PWM调制器调制后输出PWMP波和PWMN波，所述PWMP波经过一路DAC电流源、一路功放环路处理后输出电压信号，所述PWMN波经过另一路DAC电流源、另一路功放环路处理后输出电压信号，其中：

每一路功放环路都包括运放U1、电容C1、功放输出级、第一电阻R1、第二电阻R2和噪声控制单元，其中：

运放U1的反相输入端分别连接到电容C1的一端、所述噪声控制单元的一端以及前级的所述DAC电流源的输出端；

运放U1的输出端分别连接到所述功放输出级的控制端和电容C1的另一端；

所述功放输出级的输出端依次经过第一电阻R1、第二电阻R2接地；

所述噪声控制单元的另一端连接到第一电阻R1与第二电阻R2的连结点；

第一电阻R1、第二电阻R2的阻值设置满足R1/R2＝(N-2)/2，N＞2；参考电压加在运放U1的同相输入端，参考电压等于PVDD/N，PVDD为所述功放输出级的电源电压；

所述噪声控制单元为电阻模块。

可选的，所述噪声控制单元为可调电阻模块，其阻值大小随所述数字音频信号的幅值的降低而减小。

可选的，所述可调电阻模块的阻值随所述数字音频信号幅值的变化呈阶跃变化。

可选的，所述噪声控制单元包括多个串联电阻，其中每一个电阻都各自并联一个开关；不同开关的开关状态取决于所述数字音频信号的幅值大小。

可选的，所述噪声控制单元包括三个串联电阻，分别是电阻R_F0、电阻R_F1和电阻R_F2，其中R_F1＝R_F0，R_F2＝2*R_F0。

可选的，所述噪声控制单元延时到所述数字音频信号过零点时再调整自身阻值大小。

可选的，所述PWM调制器的增益随所述可调电阻模块的阻值的减小而增大，以使得所述数字音频功放的总增益不变。

可选的，R2＝2*R1。

一种功放环路，包括运放U1、电容C1、功放输出级、第一电阻R1、第二电阻R2和噪声控制单元，其中：

运放U1的反相输入端分别连接到电容C1的一端、所述噪声控制单元的一端以及前级的DAC电流源的输出端；

运放U1的输出端分别连接到所述功放输出级的控制端和电容C1的另一端；

所述功放输出级的输出端依次经过第一电阻R1、第二电阻R2接地；

所述噪声控制单元的另一端连接到第一电阻R1与第二电阻R2的连结点；

第一电阻R1、第二电阻R2的阻值设置满足R1/R2＝(N-2)/2，N＞2；参考电压加在运放U1的同相输入端，参考电压等于PVDD/N，PVDD为所述功放输出级的电源电压；

所述噪声控制单元为电阻模块。

可选的，在上述公开的功放环路中，所述噪声控制单元为可调电阻模块，其阻值大小随所述数字音频信号的幅值的降低而减小。

从上述的技术方案可以看出，本发明在功放环路上增加电阻R1、R2形成分压，电阻R1、R2的阻值大小以及功放环路的参考电压V_REF大小满足R1/R2＝(N-2)/2，V_REF＝PVDD/N，N＞2；此时，功放环路中电容充放电平衡，并且功放环路的参考电压V_REF始终小于PVDD/2，从而电流源和功放环路始终有一定的电压余量，保证数字音频功放能够正常工作。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术公开的一种数字音频功放结构示意图；

图2为本发明实施例公开的一种数字音频功放结构示意图；

图3为本发明实施例公开的一种电容C1的充放电波形图；

图4为本发明实施例公开的又一种数字音频功放结构示意图；

图5为本发明实施例公开的一种功放环路结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

参见图2，本发明实施例公开了一种数字音频功放，包括PWM调制器(图2中未示出)、两路DAC电流源和两路功放环路，其中：

数字音频信号经过所述PWM调制器调制后输出PWMP波和PWMN波，所述PWMP波经过一路DAC电流源、一路功放环路处理后输出电压V_OUTP，所述PWMN波经过另一路DAC电流源、另一路功放环路处理后输出电压V_OUTN；

每一路功放环路都包括运放U1、电容C1、功放输出级11、电阻R1、电阻R2、噪声控制单元12，其中：

运放U1的反相输入端分别连接到电容C1的一端、噪声控制单元12的一端以及前级的所述DAC电流源的输出端；

运放U1的输出端分别连接到功放输出级11的控制端和电容C1的另一端；

功放输出级11的输出端依次经过电阻R1、电阻R2接地；

噪声控制单元12的另一端连接到电阻R1与电阻R2的连结点；

电阻R1、R2的阻值设置满足R1/R2＝(N-2)/2，N＞2；参考电压V_REF加在运放U1的同相输入端，参考电压V_REF＝PVDD/N，PVDD为功放输出级11的电源电压；

在一个实施方式中，噪声控制单元12为电阻模块。

在本发明实施例中，由于两路DAC电流源、两路功放环路的电路结构均相同，下面，仅以PWMP波→DAC电流源→功放环路→V_OUTP这一路为例，详述本发明实施例所述数字音频功放的工作原理：

相较于现有的功放环路，本发明实施例中公开的功放环路增加电阻R1和R2形成分压，电阻R1、R2的阻值大小以及功放环路的参考电压V_REF大小以满足“功放环路中电容充放电平衡；以及当V_OUTP达到电源电压PVDD时，功放环路的参考电压V_REF小于PVDD/2”为准进行设置，本发明实施例中具体设置R1/R2＝(N-2)/2，N＞2，V_REF＝PVDD/N。为方便实际应用和简化计算，本发明实施例推荐取N为整数。例如，取N＝3，即设置R2＝2*R1，此时参考电压V_REF＝PVDD/3，这就意味着当PVDD等于10V时，V_REF约等于3.33V，在电流源和功放环路能支持的最大工作电压等于5V的情况下，电路仍能正常工作。

接下来，针对PWMP波→DAC电流源→功放环路→V_OUTP这一路，以N＝3为例，验证当R2＝2*R1，V_REF＝PVDD/3时，数字音频功放能够正常工作。具体验证过程如下：

定义噪声控制单元12的等效电阻为R_F；DAC电流源的输出电流为I_DAC；V_OUT＝V_OUTP-V_OUTN；电容C1的一个充放电周期T分为t1、t2、t3、t4四个时段，对应的PWMP波、V_OUT、电容C1的充放电电流I_C1、电容C1右边节点电位V_C1的波形图如图3所示：

t1时段：PWMP波＝高电平逻辑“1”，V_OUT＝高电平逻辑“1”，电流I_DAC给电容C1充电，同时功放输出端(即功放输出级的输出端)通过等效电阻R_F给电容C1充电(V_OUT＝高电平逻辑“1”时，V_OUTP电压为PVDD，由于电阻R1和R2形成分压，所以电阻R1与R2的连结点电位等于PVDD*2/3；运放U1的反相输入端电位与同相输入端电位相等，为V_REF＝PVDD/3；由此可得，等效电阻R_F两端电位差即为PVDD/3-PVDD*2/3＝-1/3*PVDD，功放输出端通过等效电阻R_F给电容C1充电的电流大小即为1/3*PVDD/R_F)，此时电容C1上的电流为

I_{C1_t1}＝I_DAC+1/3*PVDD/R_F 式(2.1)

t2时段：PWMP波＝高电平逻辑“1”，V_OUT＝低电平逻辑“0”，电流I_DAC给电容C1充电，同时功放输出端通过等效电阻R_F给电容C1放电(V_OUT＝低电平逻辑“0”时，V_OUTP电压为零，由于电阻R1与R2的连结点电位也为零；运放U1的反相输入端电位与同相输入端电位相等，为V_REF＝PVDD/3；由此可得，等效电阻R_F两端电位差即为PVDD/3，功放输出端通过等效电阻R_F给电容C1放电的电流大小即为1/3*PVDD/R)，此时电容C1上的电流为

I_{C1_t2}＝I_DAC-1/3*PVDD/R_F 式(2.2)

t3时段：PWMP波＝低电平逻辑“0”，V_OUT＝低电平逻辑“0”，电流I_DAC给电容C1放电，同时功放输出端通过等效电阻R_F给电容C1放电(与t2时段同理，当V_OUT＝低电平逻辑“0”时，功放输出端通过等效电阻R_F给电容C1放电的电流大小即为1/3*PVDD/R_F)，此时电容C1上的电流为

I_{C1_t3}＝-I_DAC-1/3*PVDD/R_F 式(2.3)

t4时段：PWMP波＝低电平逻辑“0”，V_OUT＝高电平逻辑“1”，电流I_DAC给电容C1放电，同时功放输出端通过等效电阻R_F给电容C1充电(与t1时段同理，当V_OUT＝高电平逻辑“1”时，功放输出端通过等效电阻R_F给电容C1充电的电流大小即为1/3*PVDD/R_F)，此时电容C1上的电流为

I_{C1_t4}＝-I_DAC+1/3*PVDD/R_F 式(2.4)数字音频功放正常工作时，电容C1在一个充放电周期T内充放电平衡，有

I_{C1_t1}*t1+I_{C1_t2}*t2＝-I_{C1_t3}*t3-I_{C1_t4}*t4 式(2.5)

将式(2.1)～式(2.4)代入式(2.5)，整理可得

I_DAC*(t₁+t₂)-I_DAC*(t₃+t₄)＝1/3*PVDD/R_F*(t₂+t₃)-1/3*PVDD/R_F*(t₁+t₄) 式(2.6)

用D_IN表示PWMP波输入占空比，则t1+t2＝D_IN*T，t3+t4＝(1-D_IN)*T，用D_OUT表示PWMP波输出占空比，则t1+t4＝D_OUT*T，t2+t3＝(1-D_OUT)*T，基于此，式(2.6)整理可得

又由于V_OUTP＝D_OUT*PVDD，则式(2.7)进一步整理可得

式(2.8)表明V_OUTP是一个以1/2*PVDD为共模点，50％输入占空比为中心的信号。

同理，可得V_OUTN的关系式，

V_OUTN同样是一个以1/2*PVDD为共模点，50％输入占空比为中心的信号。

当设置R2＝2*R1，V_REF＝PVDD/3时，从V_OUTP和V_OUTN的关系式可以看出，该数字音频功放能够正常工作，电容C1在一个充放电周期T内充放电平衡。

本发明实施例中设置R1/R2＝(N-2)/2，N＞2，V_REF＝PVDD/N，N的取值越大，参考电压V_REF的值越小，DAC电流源和功放环路留有的电压余量就越大，由于要预留的电压余量一般是固定的，所以电阻R1、R2一般推荐采用固定电阻。

本发明实施例中，噪声控制单元12的等效电阻R_F阻值大小直接影响功放环路的增益，具体分析如下：

将V_OUTP、V_OUTN的关系式代入V_OUT＝V_OUTP-V_OUTN，可得

V_OUT＝3*R_F*I_DAC(2*D_IN-1) 式(2.9)

由式(2.9)可知，功放环路的增益为3*R_F*I_DAC，与R_F相关。通过调整噪声控制单元12的等效电阻R_F阻值大小，可任意调整功放环路的增益。

高压数字音频功放中DAC电流源的噪声对输出噪声的影响最大，减小功放环路的增益能有效降低输出噪声，但是如果功放环路的增益过小，则功放环路在不失真的情况下只能输出非常小的功率，不满足实际应用中提升喇叭响度的要求，因此需要保证输出信号的信噪比(输出噪声在数字音频功放输出信号中所占的比重)保持在比较理想的状态。数字音频信号的幅值越小，功放环路输出功率越大，输出噪声在数字音频功放输出信号中所占的比重越大，越是需要更进一步降低输出噪声，所以需要根据数字音频信号的幅值大小来合理设置功放环路的增益，在输出功率和输出噪声之间取得良好的平衡，既保证了较大的输出功率，也降低了输出信号的噪声。

噪声控制单元12可以为固定电阻模块，即阻值固定的电阻模块，但这样会导致数字音频功放对输入数字音频信号的适用范围有限，因此，本发明实施例推荐噪声控制单元12采用可调电阻模块，即阻值可调节的电阻模块，其阻值大小随所述数字音频信号的幅值降低而减小。

进一步的，本发明实施例推荐设置可调电阻模块12的阻值随所述数字音频信号的幅值变化呈阶跃变化。此时噪声控制单元12的拓扑结构可采用如图4所示，噪声控制单元12包括k个串联电阻R_F0～R_F(k-1)，k≥1，其中电阻R_F1～R_F(k-1)中的每一个都并联一个开关；为便于描述，将电阻R_FX(X＝1、2、…、k-1)并联的开关标识为T_X，图4仅以k＝3作为示例。R_F的阻值随噪声控制单元12内开关组合状态的变化而变化，噪声控制单元12内的开关组合状态取决于数字音频信号的幅值大小。

举个例子，假设k＝3，则当开关T₁和T₂均断开时，功放环路的增益为3*(R_F0+R_F1+R_F2)*I_DAC；当开关T₂导通、T₁断开时，功放环路的增益为3*(R_F0+R_F1)*I_DAC；当开关T₁和T₂均导通时，功放环路的增益为3*R_F0*I_DAC。设置电阻为R_F1＝R_F0，R_F2＝2*R_F0，则有下表1所示：

状态	开关组合状态	功放环路的增益
			1	T<sub>1</sub>和T<sub>2</sub>均断开	12*R<sub>F0</sub>*I<sub>DAC</sub>
2	T<sub>2</sub>导通、T<sub>1</sub>断开	6*R<sub>F0</sub>*I<sub>DAC</sub>
			3	T<sub>1</sub>和T<sub>2</sub>均导通	3*R<sub>F0</sub>*I<sub>DAC</sub>

对应表1，当数字音频信号的幅值大于设定阈值1时，让功放环路工作于上述状态1；当数字音频信号的幅值低于设定阈值1但大于设定阈值2时(阈值1大于阈值2)，经过一定延迟时间后，在数字音频信号过零处再切换电路状态(增益调整如果不在信号过零处，可能导致输出信号存在突变，影响体验)，让功放环路工作于上述状态2；当数字音频信号的幅值低于设定阈值2时，经过一定延迟时间后，在数字音频信号过零处再切换电路状态，让功放环路工作于上述状态3。由此可见，当噪声控制单元12采用可调电阻模块，噪声控制单元12需要延时到输入到DAC电流源的数字音频信号过零点时调整自身阻值大小。

另外需要说明的是，减小功放的增益能有效降低输出噪声，但是为满足实际应用中提升喇叭响度的要求，避免喇叭响度忽大忽小的问题，有必要尽量保证数字音频功放的总增益不变，因此本发明实施例在减小功放环路的增益的同时，可以对应增大数字音频功放中的PWM调制器的增益。例如，对应表1，功放环路工作于上述状态1时，PWM调制器的增益不作处理；功放环路工作于上述状态2时，PWM调制器的增益增加到原来的2倍；功放环路工作于上述状态3时，PWM调制器的增益增加到原来的4倍。

如图5所示，本发明实施例还公开了一种功放环路，包括运放U1、电容C1、功放输出级、电阻R1、电阻R2和噪声控制单元，其中：

运放U1的反相输入端分别连接到电容C1的一端、所述噪声控制单元的一端以及前级的DAC电流源的输出端；

运放U1的输出端分别连接到所述功放输出级的控制端和电容C1的另一端；

所述功放输出级的输出端依次经过电阻R1、电阻R2接地；

所述噪声控制单元的另一端连接到电阻R1与电阻R2的连结点；

电阻R1、R2的阻值设置满足R1/R2＝(N-2)/2，N＞2；参考电压加在运放U1的同相输入端，参考电压等于PVDD/N，PVDD为所述功放输出级的电源电压；

所述噪声控制单元为电阻模块。

可选的，所述噪声控制单元为可调电阻模块，其阻值大小随所述数字音频信号的幅值的降低而减小。

可选的，所述可调电阻模块的阻值随所述数字音频信号幅值的变化呈阶跃变化。

可选的，所述噪声控制单元包括多个串联电阻，其中每一个电阻都各自并联一个开关；不同开关的开关状态取决于所述数字音频信号的幅值大小。

可选的，所述噪声控制单元延时到所述数字音频信号过零点时再调整自身阻值大小。

本说明书中各个数字音频功放实施例采用递进的方式描述，每个数字音频功放实施例重点说明的都是与其他数字音频功放实施例的不同之处，各个数字音频功放实施例之间相同相似部分互相参见即可。对于功放环路实施例而言，由于其与数字音频功放实施例公开的技术内容相对应，所以描述的比较简单，相关之处参见数字音频功放实施例部分的相关说明即可。

在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。

专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明实施例的精神或范围的情况下，在其它实施例中实现。因此，本发明实施例将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。