阅读说明：本技术 一种上电长延时保护电路 (Go up long time delay protection circuit ) 是由 张涵 李翔宇 张晓伟 束俊鹏 解凯贺 于 2019-11-04 设计创作，主要内容包括：本发明公开了一种上电长延时保护电路,所述上电长延时保护电路包括基准电压产生电路、比较器、电阻R1、电阻R2、电阻R3、MOS管MN1/MN2/MP、电容C、基准电流源、电流镜、施密特触发器等模块。本发明在传统的上电长延时保护电路基础上增加了比较器、基准电压产生电路、迟滞电路、N型MOS管泄放回路,能够加快掉电检测的响应速度,同时消除噪声干扰的影响。本发明可任意控制电源上电过程中的延时保护等待时间,主要用在电源上电和正常工作时的任何异常掉电时的系统保护,特别是避免电源异常情况下的EEPROM的异常读写操作。(The invention discloses an upper long-time delay protection circuit which comprises a reference voltage generating circuit, a comparator, a resistor R1, a resistor R2, a resistor R3, a MOS (metal oxide semiconductor) tube MN1/MN2/MP, a capacitor C, a reference current source, a current mirror, a Schmitt trigger and other modules. The invention adds the comparator, the reference voltage generating circuit, the hysteresis circuit and the N-type MOS tube discharge circuit on the basis of the traditional upper long-time delay protection circuit, can accelerate the response speed of power failure detection, and simultaneously eliminates the influence of noise interference. The invention can arbitrarily control the time delay protection waiting time in the power supply electrifying process, is mainly used for system protection in any abnormal power failure during the electrifying and normal work of the power supply, and particularly avoids the abnormal read-write operation of the EEPROM under the abnormal condition of the power supply.)

一种上电长延时保护电路

技术领域

本发明属于集成电路设计与制造技术领域，涉及一种上电长延时保护电路。

背景技术

上电长延时保护电路一般应用于复杂电路系统中不同模块单元之间的上电顺序控制，特别是关键电路中EEPROM等重要元器件的读写保护。在现代雷达系统中，电源品种较多，不同电源之间的上电顺序和时间存在不确定性。如果在上电过程中存在上电未稳定或者突发掉电情况下，关键模块中数据未正常进行读写，可能会造成硬件的不可恢复性损害，威胁整个系统的可靠性和安全性。开发上电长延时保护电路技术，能够在电源上电稳定后延时较长时间再允许读写操作。在电源突发掉电时也能够快速响应，有效保护电路系统中的关键模块。

传统的上电长延时保护电路的上电保护阈值随工艺和环境变化误差较大，且在保护阈值附近易受噪声干扰。

发明内容

针对现有技术存在的上述问题，本发明提供了一种电路结构较简单、易实现的上电长延时保护电路。

本发明的目的是通过以下技术方案实现的：

一种上电长延时保护电路，包括基准电压产生电路、比较器、电阻R1、电阻R2、电阻R3、MOS管MN1/MN2/MP、电容C、基准电流源、电流镜、施密特触发器，其中：

所述基准电压产生电路接电源VDD，输出端Vr和比较器的一个输入端Vip相连；

所述比较器的另一个输入端Vin分别和电阻R1的一端、电阻R2的一端相连，比较器的输出端和MOS管MN1的栅极相连；

所述电阻R1的另一端接电源VDD；

所述电阻R2的另一端分别和电阻R3的一端、MOS管MN2的漏极相连；

所述电阻R3的另一端接地；

所述MOS管MN1的源极接地，漏极分别和电容C的一端、MOS管MP的漏极、施密特触发器的输入端相连；

所述电容C的另一端接地；

所述MOS管MP的源极接电源VDD，栅极接电流镜的输出端；

所述电流镜的输入端接基准电流源的输出端；

所述施密特触发器的输出端EN接MOS管MN2的栅极。

工作原理：

电源上电过程中基准电压产生电路和比较器模块开始工作，在未达到阈值电压或者掉电情况下，比较器输出拉高，泄放NMOS管一直放电，施密特触发器一直维持低电平。当上电完成正常工作时，比较器拉低，延时单元开始工作，经过较长时间后施密特触发器输出高电平，电路起到延时保护的作用。

相比于现有技术，本发明具有如下优点：

1、本发明在传统的上电长延时保护电路基础上增加了比较器、基准电压产生电路、迟滞电路、N型MOS管泄放回路，能够加快掉电检测的响应速度，同时消除噪声干扰的影响。

2、本发明可任意控制电源上电过程中的延时保护等待时间，主要用在电源上电和正常工作时的任何异常掉电时的系统保护，特别是避免电源异常情况下的EEPROM的异常读写操作。

附图说明

图1为本发明上电长延时保护电路的原理框图。

具体实施方式

下面结合附图对本发明的技术方案作进一步的说明，但并不局限于此，凡是对本发明技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，均应涵盖在本发明的保护范围中。

本发明提供了一种上电长延时保护电路，如图1所示，所述电路包括基准电压产生电路、比较器、电阻R1、电阻R2、电阻R3、MOS管MN1/MN2/MP、电容C、基准电流源、电流镜、施密特触发器等模块。其中：

所述基准电压产生电路接电源VDD，输出端Vr和比较器的一个输入端Vip相连；

所述比较器的另一个输入端Vin分别和电阻R1的一端、电阻R2的一端相连，比较器的输出端和MOS管MN1的栅极相连；

所述电阻R1的另一端接电源VDD；

所述电阻R2的另一端分别和电阻R3的一端、MOS管MN2的漏极相连；

所述电阻R3的另一端接地；

所述MOS管MN1的源极接地，漏极分别和电容C的一端、MOS管MP的漏极、施密特触发器的输入端相连；

所述电容C的另一端接地；

所述MOS管MP的源极接电源VDD，栅极接电流镜的输出端；

所述电流镜的输入端接基准电流源的输出端；

所述施密特触发器的输出端EN接MOS管MN2的栅极。

本发明中，所述基准电压产生电路由带隙基准和分压电路组成。

本发明中，所述比较器一般为开环运放或者动态锁存比较器。

本发明中，所述基准电流源一般为自偏置电流源或者带隙基准产生的电流。

本发明中，所述施密特触发器一般由MOS管组成。

下面结合具体实例说明电路的工作原理：

例如在雷达系统中，电源电压VDD缓慢上电，电阻R1、R2、R3对电源VDD进行分压，在分压电压Vin上升到基准电压Vr之前，比较器输出一直拉高，泄放回路MN1导通，施密特触发器输入输出一直拉低。上电完成后MOS管MN1关闭，电流镜缩放复制基准电流源的电流，MOS管MP对电容C充电。在充电达到一定时间后，电容C上的电压达到施密特触发器的翻转电压，输出EN拉高。在正常工作时电源突然掉电，比较器输出拉高使得MOS管MN1导通，由于MOS管MN1尺寸较大，电容C上电荷快速泄放，施密特触发器输出EN快速拉低。系统只有当施密特触发器的输出电平EN为高时进行读写操作，EN为低电平时停止操作。

上电读写操作的阈值电压由基准电压Vr、电阻R1、R2决定（电阻R3值较小，可忽略）。如果Vr为1.2V，电源VDD最终电压为5V，R1/R2设计为m:n，那么上电读写操作的阈值电压为1.2*（m+n）/n。当电源维持在阈值电压以下时比较器输出一直拉高。上电完成后，电容C上开始充电，假设基准电流为Ip，电流镜的缩放比例为n，施密特触发器的翻转阈值电压为Vt，则延时保护电平EN的等待时间t约为n*C*Vt/Ip。通过增大缩放比例因子n、充电电容C能够显著增加等待时间t。

本发明能应用在典型的雷达电源供电管理单元中，通过对不同模块的电压监测控制来进行独立的管理，有助于实现系统的健康管理。