阅读说明：本技术 半导体装置以及半导体装置的制造方法 (Semiconductor device and method for manufacturing semiconductor device ) 是由 清水康贵 宫崎裕二 冈田一也 于 2019-09-06 设计创作，主要内容包括：本发明涉及半导体装置以及半导体装置的制造方法。目的在于提供能够检测组装后的缓冲用基板的耐压性的技术。半导体装置具备：缓冲用基板(6),其以与P电极(2)以及N电极(3)分离的状态固定于基座(1)之上；缓冲电路(5),其配置于缓冲用基板(6)之上,与P电极(2)以及N电极(3)电连接；以及半导体元件(8),其与缓冲电路(5)电连接。基座(1)包含使P电极(2)、N电极(3)以及缓冲用基板(6)彼此绝缘的绝缘部件。(The present invention relates to a semiconductor device and a method for manufacturing the semiconductor device. Provided is a technique capable of detecting the pressure resistance of an assembled cushion substrate. The semiconductor device includes: a buffer substrate (6) fixed on the base (1) in a state of being separated from the P electrode (2) and the N electrode (3); a buffer circuit (5) disposed on the buffer substrate (6) and electrically connected to the P electrode (2) and the N electrode (3); and a semiconductor element (8) electrically connected to the buffer circuit (5). The base (1) includes an insulating member for insulating the P electrode (2), the N electrode (3), and the buffer substrate (6) from each other.)

半导体装置以及半导体装置的制造方法

技术领域

本发明涉及半导体装置以及半导体装置的制造方法。

背景技术

半导体装置被用于发电以及供电的高效的能量的利用以及再生等各种情况。就这样的半导体装置而言，例如专利文献1所示，为了去除通断时的噪声，使用缓冲电路。

专利文献1：日本特开2017-208987号公报

但是，在以往的半导体装置中存在以下问题，即，在N电极以及P电极的任一者之上配置有缓冲用基板，因此无法对半导体装置的组装后的缓冲用基板自身的耐压性进行检测。

发明内容

因此，本发明就是鉴于上述的问题而提出的，其目的在于提供能够检测组装后的缓冲用基板的耐压性的技术。

本发明涉及的半导体装置具备：基座；正极导体图案即P电极以及负极导体图案即N电极，它们配置于所述基座之上，彼此分离；缓冲用基板，其以与所述P电极以及所述N电极分离的状态固定于所述基座之上；缓冲电路，其配置于所述缓冲用基板之上，与所述P电极以及所述N电极电连接；以及半导体元件，其与所述缓冲电路电连接，所述基座包含使所述P电极、所述N电极以及所述缓冲用基板彼此绝缘的绝缘部件。

发明的效果

根据本发明，在基座之上P电极、N电极以及缓冲用基板彼此分离，基座的绝缘部件使P电极、N电极以及缓冲用基板彼此绝缘。

根据这样的结构，能够检测组装后的缓冲用基板的耐压性。

附图说明

图1是表示实施方式1涉及的半导体装置的结构的剖面图。

图2是表示针对实施方式1涉及的半导体装置，实施绝缘耐压试验的电路的一个例子的电路图。

图3是表示相关半导体装置的结构的剖面图。

图4是表示实施方式2涉及的半导体装置的结构的剖面图。

图5是表示实施方式3涉及的半导体装置的结构的剖面图。

图6是表示实施方式3涉及的半导体装置的结构的一部分的俯视图。

图7是表示实施方式4涉及的半导体装置的结构的剖面图。

图8是表示实施方式5涉及的半导体装置的结构的剖面图。

标号的说明

1基座，1a基座板，1d陶瓷基板，1d1第1陶瓷基板，1d2第2陶瓷基板，1d3第3陶瓷基板，1e金属图案，1f通孔，2P电极，3N电极，4接合部件，5缓冲电路，5a导体，5b电阻体，6缓冲用基板，8半导体元件。

具体实施方式

＜实施方式1＞

图1是表示本发明的实施方式1涉及的半导体装置的结构的剖面图。图1的半导体装置具备基座1、正极导体图案即P电极2、负极导体图案即N电极3、接合部件4、缓冲电路5、缓冲用基板6、导线7a、7b以及半导体元件8。此外，本实施方式1涉及的半导体装置也可以还具备将它们包围的壳体，也可以还具备填充于该壳体的树脂。

基座1包含绝缘部件。在本实施方式1中，该绝缘部件包含绝缘性的陶瓷基板1d，基座1还包含基座板1a、接合部件1b以及金属图案1c。基座板1a例如由铜等构成。在陶瓷基板1d的下表面配置有金属图案1c。接合部件1b例如由焊料等构成，将金属图案1c与基座板1a接合。由此，难以通过焊料等接合部件1b固定的陶瓷基板1d被经由容易通过焊料等接合部件1b固定的金属图案1c而固定于基座板1a。

P电极2以及N电极3配置于基座1的陶瓷基板1d之上，彼此分离。

接合部件4将缓冲用基板6固定于基座1的陶瓷基板1d。在本实施方式1中，接合部件4由硅酮类的材料构成，包含硅酮。

缓冲用基板6以与P电极2以及N电极3分离的状态，固定在基座1的陶瓷基板1d之上。在本实施方式1中，缓冲用基板6设置在P电极2与N电极3之间，但不限于此，也可以不设置在P电极2与N电极3之间。另外，缓冲用基板6也可以是除了绝缘性的陶瓷基板以外的绝缘基板。

缓冲电路5配置在缓冲用基板6之上，与P电极2以及N电极3电连接。在本实施方式1中，缓冲电路5包含电阻体5b、接合材料5c、电容器5d以及多个导体5a(右端、右侧、左侧以及左端的导体5a)。

多个导体5a在缓冲用基板6之上彼此分离地配置。右端的导体5a经由导线7b而与P电极2电连接。右侧的导体5a经由电阻体5b而与右端的导体5a电连接，并且经由接合材料5c而与电容器5d电连接。左端的导体5a经由导线7a而与N电极3电连接。左侧的导体5a经由电阻体5b而与左端的导体5a电连接，并且经由接合材料5c而与电容器5d电连接。此外，缓冲电路5只要实质上包含电阻体和电容器即可，不限于上述结构。

半导体元件8与缓冲电路5电连接。因此，能够通过缓冲电路5而去除半导体元件8的通断时的噪声。半导体元件8例如是MOSFET(Metal Oxide Semiconductor Field EffectTransistor)、IGBT(Insulated Gate Bipolar Transistor)、SBD(Schottky BarrierDiode)以及PN二极管中的至少任意一者。另外，半导体元件8可以是上述元件中的任意一者，也可以是将上述元件组合而得到的电路。以下，作为一个例子，将半导体元件8设为具有上桥臂以及下桥臂的逆变器而进行说明。

此外，图1的半导体元件8配置在P电极2之上，但不限于此，也可以配置在例如N电极3之上等。另外，图1的半导体元件8经由导线7b以及P电极2而与缓冲电路5电连接，但也可以经由除了导线7b以及P电极2以外的结构要素而与缓冲电路5电连接。

在以上结构中，基座1的陶瓷基板1d使P电极2、N电极3以及缓冲用基板6彼此绝缘。

图2是表示针对本实施方式1涉及的半导体装置，实施绝缘耐压试验的电路的一个例子的电路图。具体地说，该绝缘耐压试验是具备本实施方式1涉及的半导体装置的半导体模块的对地间的绝缘耐压试验，更具体而言，是对缓冲电路5的健全性(耐压性)进行检查的试验。在实施该试验时，P极以及N极成为同电位，P电极2以及N电极3也成为同电位。

这里，对与本实施方式1涉及的半导体装置相关的半导体装置(以下记作“相关半导体装置”)进行说明。图3是表示相关半导体装置的结构的剖面图。以下，对相关半导体装置的结构要素中的与本实施方式1涉及的半导体装置的结构要素相同或者类似的结构要素标注相同的参照标号，主要对不同的结构要素进行说明。

如图3所示，就相关半导体装置而言，N电极3沿平面方向延伸，在该延伸部分之上，通过焊料等接合部件9而接合有缓冲电路5以及缓冲用基板6。并且如图3所示，设想为该相关半导体装置的P电极2以及N电极3与交流电源11的一端连接，基座板1a与交流电源11的另一端连接，进行图2的试验。

在该状态下，当没有如图3所示在缓冲用基板6产生裂纹10的情况下，在上述试验中，检测P电极2以及N电极3与基座板1a之间的电气特性。另一方面，即使当如图3所示在缓冲用基板6产生裂纹10，缓冲电路5与N电极3短路的情况下，由于缓冲用基板6相对于N电极3位于与基座板1a相反侧，因此在上述试验中，也是检测P电极2以及N电极3与基座板1a之间的电气特性。如上所述，在图3的结构中，所检测的电气特性不会对应于缓冲用基板6的裂纹10的产生而发生变化。因此，无法检测组装后的缓冲用基板6的裂纹10的产生，进而无法检测组装后的缓冲用基板6自身的耐压性。

与此相对，就本实施方式1涉及的半导体装置(图1)而言，在基座1之上P电极2、N电极3以及缓冲用基板6彼此分离，基座1的陶瓷基板1d使P电极2、N电极3以及缓冲用基板6彼此绝缘。在这样的结构时的上述试验中，检测P电极2、N电极3以及缓冲电路5与基座板1a之间的电气特性。并且，所检测的电气特性对应于缓冲用基板6的裂纹10的产生而发生变化。因此，根据本实施方式1涉及的半导体装置，能够检测组装后的缓冲用基板6的裂纹10的产生，进而能够检测组装后的缓冲用基板6自身的耐压性。

另外，在本实施方式1中，陶瓷基板1d相对于P电极2、N电极3以及缓冲用基板6而在层叠方向配置，因此能够减小半导体装置的尺寸。

另外，在本实施方式1中，将缓冲用基板6固定于基座1的接合部件4包含硅酮。通过该接合部件4，缓和了由于半导体装置的组装时、组装后的温度循环而产生的向缓冲用基板6的弯曲应力。因此，能够抑制由弯曲应力导致的缓冲用基板6的裂纹等不良情况的产生。此外，接合部件4不限于包含硅酮的部件，例如也可以由具有绝缘性的弹性素材构成。

另外，优选半导体元件8包含硅(Si)或者宽带隙半导体。这里所说的宽带隙半导体例如包含碳化硅(SiC)、氮化镓(GaN)以及金刚石。就半导体元件8包含SiC的半导体装置、乃至具备该半导体装置的功率半导体模块而言，能够使通断速度与Si相比高速化，但存在与此相伴地，噪声的影响升高的问题。与此相对，在本实施方式1中，使用缓冲电路5，因而能够减轻噪声。

此外，也可以通过将膏体以及导体5a印刷至绝缘性的陶瓷基板即缓冲用基板6，对该膏体进行烧制而形成电阻体5b，从而形成缓冲电路5。根据这样的制造方法，能够将通断时的电阻体5b的发热通过陶瓷基板即缓冲用基板6而散热，因而能够提高半导体装置的寿命。

另外，也可以在将半导体元件8固定于基座1之上后，将缓冲用基板6固定于基座1之上，从而形成半导体装置。根据这样的制造方法，能够抑制由于半导体元件8向基座1的安装时的温度而产生的弯曲应力影响缓冲用基板6。因此，能够抑制缓冲用基板6的裂纹的产生。

＜实施方式2＞

图4是表示本发明的实施方式2涉及的半导体装置的结构的剖面图。以下，在本实施方式2涉及的结构要素中对与上述结构要素相同或者类似的结构要素标注相同的参照标号，主要对不同的结构要素进行说明。

本实施方式2涉及的基座1的绝缘部件包含与陶瓷基板1d相同材质的第1以及第2陶瓷基板1d1、1d2，而取代陶瓷基板1d。另外，本实施方式2涉及的基座1包含与接合部件1b相同材质的第1以及第2接合部件1b1、1b2和与金属图案1c相同材质的第1以及第2金属图案1c1、1c2，而取代接合部件1b以及金属图案1c。

缓冲用基板6固定在基座板1a之上。在本实施方式2涉及的缓冲用基板6的下表面配置有金属图案6a，接合部件4将金属图案6a与基座板1a接合。此外，接合部件4与实施方式1同样地可以由硅酮类的材料构成，也可以由焊料构成，也可以由硅酮类的材料以及焊料的组合构成。

第1陶瓷基板1d1以及第1金属图案1c1配置在基座板1a与P电极2之间，第1接合部件1b1将在第1陶瓷基板1d1的下表面设置的第1金属图案1c1与基座板1a接合。

第2陶瓷基板1d2以及第2金属图案1c2配置在基座板1a与N电极3之间，第2接合部件1b2将在第2陶瓷基板1d2的下表面设置的第2金属图案1c2与基座板1a接合。

根据以上述方式构成的本实施方式2涉及的半导体装置，基座1的第1以及第2陶瓷基板1d1、1d2使P电极2、N电极3以及缓冲用基板6彼此绝缘。因此，与实施方式1同样地，能够检测组装后的缓冲用基板6自身的耐压性。另外，在将本实施方式2应用于在基座板1a下侧设置有冷却鳍片的结构的情况下，与实施方式1相比能够使缓冲用基板6靠近冷却鳍片，因此能够提高由缓冲电路5产生的热的散热性。

＜实施方式3＞

图5是表示本发明的实施方式3涉及的半导体装置的结构的剖面图，图6是表示该结构的一部分的俯视图。以下，在本实施方式3涉及的结构要素中对与上述结构要素相同或者类似的结构要素标注相同的参照标号，主要对不同的结构要素进行说明。

本实施方式3涉及的基座1的绝缘部件包含与陶瓷基板1d相同材质的第1以及第3陶瓷基板1d1、1d3，而取代陶瓷基板1d。另外，本实施方式3涉及的基座1包含与接合部件1b相同材质的第1以及第3接合部件1b1、1b3和与金属图案1c相同材质的第1以及第3金属图案1c1、1c3，而取代接合部件1b以及金属图案1c。另外，本实施方式3涉及的基座1还包含金属图案1e。

在第3陶瓷基板1d3的下表面配置有第3金属图案1c3。第3接合部件1b3将第3金属图案1c3与基座板1a接合。在第3陶瓷基板1d3之上，N电极3以及金属图案1e彼此分离地配置。该金属图案1e通过第1以及第3陶瓷基板1d1、1d3而与P电极2以及N电极3绝缘，该金属图案1e固定在基座板1a上方。并且，缓冲用基板6通过接合部件4而固定在金属图案1e之上。

根据以上述方式构成的本实施方式3涉及的半导体装置，基座1的第1以及第3陶瓷基板1d1、1d3使P电极2、N电极3以及缓冲用基板6彼此绝缘。因此，与实施方式1同样地，能够检测组装后的缓冲用基板6自身的耐压性。另外，根据本实施方式3，作为接合部件4能够使用例如焊料等，因此能够提高由缓冲电路5产生的热的散热性。

此外，在金属图案1e的电位为浮动电位的情况下，无法管理金属图案1e的电位。因此，优选事前采取针对金属图案1e的充电的对策。

＜实施方式4＞

图7是表示本发明的实施方式4涉及的半导体装置的结构的剖面图。以下，在本实施方式4涉及的结构要素中对与上述结构要素相同或者类似的结构要素标注相同的参照标号，主要对不同的结构要素进行说明。

本实施方式4涉及的半导体装置具有对实施方式3涉及的半导体装置的结构(图5)追加了将金属图案1e与基座板1a电连接的导线7c等导电部件的结构。由此，金属图案1e的电位与基座板1a的电位变得相同。

根据这样的结构，能够得到与实施方式3同样的效果。另外，能够采取针对金属图案1e的充电的对策。

＜实施方式5＞

图8是表示本发明的实施方式5涉及的半导体装置的结构的剖面图。以下，在本实施方式5涉及的结构要素中对与上述结构要素相同或者类似的结构要素标注相同的参照标号，主要对不同的结构要素进行说明。

本实施方式5涉及的基座1具有在实施方式1涉及的基座1(图1)的陶瓷基板1d之上追加了实施方式3涉及的金属图案1e的结构。并且，本实施方式5涉及的基座1的绝缘部件包含陶瓷基板1d，该陶瓷基板1d配置在金属图案1e与基座板1a之间。并且，金属图案1e通过在陶瓷基板1d设置的通孔1f而与基座板1a电连接。此外，通孔1f包含在陶瓷基板1d设置的贯穿孔以及在将该贯穿孔包围的壁面设置的金属膜。通过该通孔1f，金属图案1e的电位与基座板1a的电位变得相同。

根据这样的结构，能够得到与实施方式3同样的效果。另外，即使不设置实施方式4那样的导线7c，也能够采取针对金属图案1e的充电的对策，因此能够减小半导体装置的尺寸，进而能够减小具备该半导体装置的功率半导体模块的尺寸。

此外，本发明能够在其发明的范围内对各实施方式自由地进行组合，或者对各实施方式适当地进行变形、省略。