显示装置
阅读说明：本技术 显示装置 (Display device ) 是由 岛武弘 仲尾贵之 于 2016-10-28 设计创作，主要内容包括：一实施方式的显示装置具备：一对基板,具有配置有多个像素的显示区域；液晶层,被封入在上述一对基板之间；像素电极,配置于上述多个像素的每一个；共通电极,与上述像素电极对置,在与上述像素电极之间产生驱动上述液晶层的电位差；信号线,被供给与图像数据对应的数字信号；第1驱动电路,向上述信号线供给上述数字信号；第2驱动电路,向上述共通电极供给交流的共通信号；存储器,在上述显示区域中,配置于上述多个像素的每一个；第1驱动线,被供给图像的显示信号；第2驱动线,被供给图像的非显示信号；存储控制电路,在存储期间中,使上述存储器存储供给到上述信号线中的上述数字信号；以及选择控制电路,在显示期间中,选择上述显示信号及上述非显示信号中的、与存储在上述存储器中的上述数字信号对应的一方并供给到上述像素电极；在从上述显示期间向上述存储期间转移时,上述第2驱动电路不使上述显示期间的上述共通信号的电位下降。(A display device according to one embodiment includes: a pair of substrates having a display region in which a plurality of pixels are arranged; a liquid crystal layer sealed between the pair of substrates; a pixel electrode disposed in each of the plurality of pixels; a common electrode which is opposed to the pixel electrode and generates a potential difference for driving the liquid crystal layer between the common electrode and the pixel electrode; a signal line to which a digital signal corresponding to image data is supplied; a 1 st drive circuit for supplying the digital signal to the signal line; a 2 nd drive circuit for supplying an alternating current common signal to the common electrode; a memory arranged in each of the plurality of pixels in the display region; a 1 st drive line to which a display signal of an image is supplied; a 2 nd driving line supplied with a non-display signal of an image; a memory control circuit that causes the memory to store the digital signal supplied to the signal line during a storage period; and a selection control circuit that selects one of the display signal and the non-display signal corresponding to the digital signal stored in the memory and supplies the selected one to the pixel electrode during a display period; when the display period is shifted to the memory period, the 2 nd drive circuit does not lower the potential of the common signal in the display period.)
本申请是2016年10月28日提交的申请号为201610958661.4、发明名称为“显示装置”的中国专利申请的分案申请。
技术领域
本发明涉及显示装置。
背景技术
已知在显示区域中按每个像素配置有存储器的液晶显示装置等显示装置。在这种显示装置中，存储期间和显示时间交替重复，该存储期间是将与显示的图像对应的数字数据向各存储器写入的期间，该显示时间是通过将各像素的驱动电位设定为与存储在各存储器中的数字数据对应的电位而使显示区域显示图像的期间。这样，基于存储在存储器中的数字数据驱动像素的方式例如被称作数字模式或数字驱动方式等。
此外，还提出了除了数字模式的功能以外还具备使各像素的驱动电位以多个等级变化的模拟模式(或模拟驱动方式)的功能的显示装置。
为了分别实现存储期间及显示期间的动作，在各像素中设有各种各样的电路及开关元件。这些开关元件进行通断，从而例如在存储期间中像素电极等构成部件电气地浮置。浮置的构成部件的电位受到其他构成部件的电位变动的影响而变化。因此，有可能在像素中发生不希望的电场而导致图像的亮度变化等。
发明内容
在采用上述数字模式的显示装置中，要求提高显示品质。
大体上讲，各实施方式的显示装置具备：一对基板，具有配置有多个像素的显示区域；液晶层，被封入在上述一对基板之间；像素电极，配置于上述多个像素的每一个；共通电极，与上述像素电极对置，在与上述像素电极之间产生驱动上述液晶层的电位差；信号线，被供给与图像数据对应的数字信号；第1驱动电路，向上述信号线供给上述数字信号；第2驱动电路，向上述共通电极供给交流的共通信号；存储器，在上述显示区域中配置于上述多个像素的每一个；第1驱动线，被供给图像的显示信号；第2驱动线，被供给图像的非显示信号；存储控制电路，在存储期间中使上述存储器存储供给到上述信号线中的上述数字信号；选择控制电路，在显示期间中选择上述显示信号及上述非显示信号中的与存储在上述存储器中的上述数字信号对应的一方并向上述像素电极供给。在该显示装置中，在从上述显示期间向上述存储期间转移时，上述第2驱动电路将上述显示期间的上述共通信号的电位在上述存储期间中也进行维持。
此外，在各实施方式中，上述显示信号包括第1电位和第2电位；在上述存储期间中向上述存储器存储的上述数字信号的电位是第3电位。显示装置，在上述第1电位和上述第2电位中的与上述第3电位的电位差较小的电位是上述存储期间即将开始之前的上述像素电极的电位的情况下，在上述存储期间中使上述存储器存储上述第3电位。
根据这样的结构，在采用数字模式的显示装置中能够提高显示品质。
附图说明
图1是表示在显示装置的各实施方式中共通的结构的平面图。
图2是上述显示装置具备的第1基板及第2基板的概略性的平面图。
图3是表示上述显示装置具备的副像素的等价电路的一例的图。
图4是表示上述显示装置在模拟模式下的动作的一例的时序图。
图5是表示上述显示装置的存储期间中的动作的一例的时序图。
图6是表示上述显示装置的显示期间中的动作的一例的时序图。
图7是用来说明在数字模式下可能发生的问题的一例的时序图。
图8是表示在图7的时序图的显示期间及存储期间中在副像素中发生的电场的状况的剖视图。
图9是表示在图7的时序图的其他显示期间及存储期间中在副像素中发生的电场的状况的剖视图。
图10是表示第1实施方式的显示装置的动作的一例的时序图。
图11是表示第2实施方式的显示装置的动作的一例的时序图。
图12是表示第3实施方式的显示装置的动作的一例的时序图。
图13是用来说明在数字模式下可能发生的其他问题的时序图。
图14是表示第4实施方式的显示装置的动作的一例的时序图。
具体实施方式
以下，参照附图说明一些实施方式。
另外，本公开不过是一例，关于本领域技术人员能够容易想到保持发明的主旨下的适当变更，当然包含在本发明的范围中。此外，附图有为了使说明明确而比实际形态更示意性地表示的情况，但不过是一例，并不限定本发明的解释。在各图中，关于连续配置的相同或类似的要素有省略标号的情况。此外，在本说明书和各图中，有时对发挥与针对已有的图而说明过的构成要素相同或类似的功能的构成要素赋予相同的标号而省略重复的详细说明。
在各实施方式中，作为显示装置的一例，公开一种具备通过多等级的显示信号驱动像素的模拟模式的功能和上述数字模式的功能的反射型的液晶显示装置。但是，各实施方式并不妨碍对于其他种类的显示装置的、在各实施方式中公开的各个技术思想的应用。作为其他种类的显示装置，可以想到有机电致发光显示装置等自发光型的显示装置、或具有电泳元件等的电子纸型的显示装置等。
首先，使用图1至图5，对在各实施方式中共通的显示装置的结构及动作进行说明。
图1是表示显示装置1的概略结构的一例的平面图。显示装置1具备第1基板SUB1、第2基板SUB2和液晶层LC。第1基板SUB1及第2基板SUB2以相互对置的状态被贴合。液晶层LC被封入在第1基板SUB1及第2基板SUB2之间。
显示装置1具有显示区域DA。显示区域DA相当于第1基板SUB1上的以矩阵状排列有像素PX的区域。具体而言，在显示区域DA，沿着第1方向X及第2方向Y以矩阵状排列有许多像素PX。第1方向X及第2方向Y例如相互正交。像素PX包括红色(R)、绿色(G)、蓝色(B)的副像素SPX。在本公开中，也有将副像素SPX简称作“像素”的情况。
在图1的例子中，包含在1个像素PX中的副像素SPX在第1方向X上排列。但是，像素PX的布局并不限定于图1的例子。例如，像素PX也可以还包括白色(W)等其他颜色的副像素SPX。此外，也可以是，1个像素PX中包含的副像素SPX中的至少一部分在第2方向Y上排列。
显示装置1还具备多个扫描线G、多个信号线S、控制装置2、扫描线驱动电路3和信号线驱动电路4(第1驱动电路)。各扫描线G及各信号线S形成在第1基板SUB1。扫描线驱动电路3及信号线驱动电路4例如其至少一部分形成在第1基板SUB1，与控制装置2连接。各扫描线G沿着第1方向X从扫描线驱动电路3向显示区域DA伸出，在第2方向Y上排列。各信号线S沿着第2方向Y从信号线驱动电路4向显示区域DA伸出，在第1方向X上排列。在平面视图中，各信号线S穿过在第1方向X上相邻的副像素SPX之间。
控制装置2例如是安装在第1基板SUB1的集成电路，作为基于从外部输入的图像数据而输出图像显示所需要的各种信号的信号供给源发挥功能。另外，控制装置2也可以不安装在第1基板SUB1或第2基板SUB2，而经由柔性布线基板等连接到这些基板。扫描线驱动电路3对各扫描线G依次供给扫描信号。信号线驱动电路4具备复用器40。例如，复用器40是将信号的输出目的地在连接于RGB的各副像素SPX上的3根信号线S之间进行切换的开关元件群。
副像素SPX分别具备存储器10和像素电极PE。存储器10主要存储在数字模式下经由信号线S供给的数字信号。像素电极PE与形成在第2基板SUB2的共通电极CE对置。共通电极CE也可以形成在第1基板SUB1。像素电极PE及共通电极CE例如可以由氧化铟锡(ITO)等透明导电材料形成。共通电极CE在多个副像素SPX中形成，经由共通电极线LCM连接到控制装置2具备的交流驱动电路20(第2驱动电路)。在交流驱动电路20，还连接着辅助电容线LCS。辅助电容线LCS也伸出到显示区域DA，与各副像素SPX的电路连接。
显示装置1具备与各副像素SPX对置的滤色器。这些滤色器具有与对置的副像素SPX的显示色对应的颜色，例如形成在第2基板SUB2。
图2是第1基板SUB1及第2基板SUB2的概略性的平面图。在显示区域DA的周围形成有周边区域FA。周边区域FA相当于第1基板SUB1和第2基板SUB2在平面视图中重叠的区域中的、除了显示区域DA以外的区域。显示装置1具备与周边区域FA的大致整个区域重叠的遮光层5。遮光层5例如配置在第2基板SUB2。通过设置遮光层5，能够防止从周边区域FA的漏光、或由形成在周边区域FA中的电路及布线带来的光的反射。
在显示区域DA，配置有反射外光的反射层6。反射层6例如可以由金属材料形成。显示装置1利用被反射层6反射后的光来显示图像。反射层6例如如后述的图8及图9所示，与像素电极PE的一面相接而形成在第1基板SUB1。显示装置1也可以还具备配置在第2基板SUB2的不与第1基板SUB1对置的面上的前光(front light)。此外，显示装置1也可以还具备配置在第1基板SUB1的不与第2基板SUB2对置的面上的背光(backlight)。例如，作为前光及背光，能够使用具备与显示区域DA对置的导光板和沿着该导光板的端部配置的多个发光二极管的面光源装置。进而，显示装置1也可以不具备反射层6而具备背光。
例如，遮光层5不配置在显示区域DA中。即，遮光层5不在显示区域DA中与处于相邻的副像素SPX之间的信号线S重叠。由此，能够提高各像素PX的开口率，进行高亮度的图像显示。另外，遮光层5也可以与显示区域DA的一部分重叠。在此情况下，例如也可以将遮光层5形成为与扫描线G重叠。
图3是表示副像素SPX的等价电路的一例的图。各副像素SPX分别配置有上述像素电极PE、上述存储器10、门(gate)电路11、选择控制电路12和存储控制电路13。
门电路11具备扫描线G与控制端连接并且输出端与像素电极PE连接的开关元件Q1、Q2。开关元件Q1、Q2例如是双栅极型的薄膜晶体管。对于扫描线G，供给用来将开关元件Q1、Q2接通的扫描信号GATEA。
选择控制电路12具备输入端与信号线S连接的开关元件Q3、和输入端与辅助电容线LCS连接的开关元件Q4。对于信号线S，从信号线驱动电路4供给显示信号SIG或第1驱动信号xFRP。对于辅助电容线LCS，从交流驱动电路20供给辅助电容信号CS或第2驱动信号FRP。通过辅助电容线LCS和像素电极PE的电位差，形成用来驱动液晶层LC的辅助电容Csc。进而，选择控制电路12具备将开关元件Q3、Q4的输出端与开关元件Q2的输入端连接的选择信号线12a。在开关元件Q1、Q2接通的期间，选择信号线12a和像素电极PE电连接。另一方面，在开关元件Q1、Q2断开的期间，选择信号线12a和像素电极PE被电切断。
在图3中，从交流驱动电路20延伸出的布线分支为辅助电容线LCS及共通电极线LCM。即，在该例中，向辅助电容线LCS供给的辅助电容信号CS或第2驱动信号FRP、与向共通电极线LCM供给的共通信号VCOM是相同电位。
存储器10具备开关元件Q5～Q8。在开关元件Q5、Q7的输入端，连接着供给电源电压VRAM的第1电源线LP1。在开关元件Q6、Q8的输入端，连接着被供给电压VSS的第2电源线LP2。例如，开关元件Q5、Q7是PMOS晶体管，开关元件Q6、Q8是NMOS晶体管。开关元件Q5、Q6构成输出端与开关元件Q4的控制端连接的CMOS型的第1变换器(inverter)，开关元件Q7、Q8构成输出端与开关元件Q3的控制端连接的CMOS型的第2变换器。这些第1、第2变换器在反方向上并联连接，将开关元件Q3、Q4的某一方有选择地接通。
存储控制电路13是使存储器10存储数字信号的电路，具备开关元件Q9。开关元件Q9的输入端连接于信号线S，输出端连接于开关元件Q5、Q6的控制端。在开关元件Q9的控制端，连接着数字扫描线LGD。在数字扫描线LGD上，供给扫描信号GATED。
开关元件Q1～Q9例如都是薄膜晶体管，形成在第1基板SUB1。辅助电容线LCS、扫描线G、第1电源线LP1、第2电源线LP2、数字扫描线LGD也形成在第1基板SUB1，连接于在第1方向X上排列的多个副像素SPX。第1电源线LP1、第2电源线LP2、数字扫描线LGD的信号例如被从控制装置2供给。
以上那样的结构的显示装置1能够用模拟模式及数字模式的两者驱动各副像素SPX。模拟模式是基于向信号线S供给的显示信号将各副像素SPX的亮度多等级地控制的方式。数字模式是基于存储器10存储的数字数据使副像素SPX的亮度简单地开启(ON)关闭(OFF)的单色控制的方式。在以下的说明中，设想以下情况，即：显示装置1是常黑(normallyblack)模式的显示装置，在数字模式下当存储器10被设定为H电平(高电位电平)时副像素SPX开启(白显示)，当存储器10被设定为L电平(低电位电平)时副像素SPX关闭(黑显示)。
以下，说明模拟模式及数字模式下的显示装置1的基本的动作。
(模拟模式)
在模拟模式下，向扫描线G依次供给扫描脉冲，并且向各信号线S依次供给与被供给了扫描脉冲的扫描线G对应的各副像素SPX的图像数据所对应的多等级的显示信号。由此，按在第1方向X上排列的一群副像素SPX(以下称作一水平行)的每个，依次写入与图像数据对应的电位。
图4是表示显示装置1的模拟模式下的动作的一例的时序图。在该时序图中，着眼于图3所示的1个副像素SPX，示出了向扫描线G供给的扫描信号GATEA、向信号线S供给的显示信号SIG、像素电极PE的像素电位PIX、向共通电极CE供给的共通信号VCOM、向数字扫描线LGD供给的扫描信号GATED、向第1电源线LP1供给的电源电压VRAM、向存储器10存储的存储器电位RAM的变化。在以下的说明中，将用来对一水平行写入像素电位PIX的期间定义为水平期间TH。
在模拟模式中，存储器10被设定为H电平。用来设定H电平的动作与后述的图5的动作是同样的。当存储器10被设定为H电平、电源电压VRAM从电压VDD升高到作为副像素SPX的驱动电压的电压VDD2时，从存储器10向开关元件Q3供给电压VDD2。由此，开关元件Q3接通。另一方面，开关元件Q4断开。
当扫描线G的扫描信号GATEA从电压VSS2升高到电压VDD2(当扫描脉冲被输入)，则开关元件Q1、Q2接通，像素电极PE被连接到信号线S。此时，如图中用箭头表示那样，像素电位PIX被设定为供给到信号线S中的多等级的显示信号SIG的电平。在扫描信号GATEA下降到电压VSS2后，像素电极PE成为浮置，通过辅助电容Csc维持像素电极PE与共通电极CE之间的电位差。因而，该副像素SPX显示与被写入的像素电位PIX对应的等级的颜色，直到接下来像素电位PIX被改写为止。
在图4的例子中，表示了采用按每一水平行使像素电极PE及共通电极CE之间的电位的极性反转的行反转控制的情形。因而，共通信号VCOM的电位按每个水平期间TH而在电压VSS、VDD之间变化。
(数字模式)
在数字模式中，重复存储期间和显示期间，存储期间是使存储器10存储供给到信号线S中的数字信号的期间，显示期间是将第1驱动信号xFRP及第2驱动信号FRP中的与存储在存储器10中的数字信号(H电平或L电平)对应的一方有选择地向像素电极PE供给的期间。
在存储期间中，向数字扫描线LGD依次供给扫描脉冲，并向各信号线S依次供给与被供给了扫描脉冲的数字扫描线LGD对应的一水平行的数字的显示信号。由此，按每一水平行，向存储器10依次写入与图像数据对应的数字信号。
图5是表示显示装置1的存储期间中的动作的一例的时序图。在该时序图中，与图4的情况同样，着眼于1个副像素SPX。在存储期间中，扫描线G的扫描信号GATEA被设定为电压VSS2。因而，像素电极PE浮置。
在实施向存储器10的写入的水平期间TH中，信号线S的显示信号SIG被设定为应向存储器10写入的电位。这里，假设作为H电平的电压VDD对应于白显示，作为L电平的电压VSS对应于黑显示。第1电源线LP1的电源电压VRAM由于在存储期间中设为与存储器10的电位同电位，所以从电压VDD2降低到电压VDD。然后，当数字扫描线LGD的扫描信号GATED从电压VSS2上升到电压VDD2(当扫描脉冲被输入)，则开关元件Q9接通，存储器10被连接到信号线S。此时，如图中箭头所示那样，被供给到信号线S中的显示信号SIG的电平被向存储器10写入。在图5中，例示了H电平被向存储器10写入的情况。
然后，通过将扫描信号GATED降低到电压VSS2而开关元件Q9断开，电源电压VRAM被升高到作为使开关元件Q3、Q4接通的电压的VDD2。此时，存储器10的电压也从VDD升高到VDD2。由此，存储器10将第1电源线LP1与开关元件Q3连接，通过电源电压VRAM使开关元件Q3接通。另一方面，存储器10将电源线LP2与开关元件Q4连接，通过电压VSS使开关元件Q4断开。由于开关元件Q3接通，向像素电极PE供给信号线S的电位。
假如向存储器10供给的电位是相当于黑显示的L电平，则存储器10将第2电源线LP2与开关元件Q3连接，通过电压VSS使开关元件Q3断开。另一方面，存储器10将电源线LP1与开关元件Q4连接，通过电源电压VRAM使开关元件Q4接通。由于开关元件Q4接通，像素电极PE和辅助电容线LCS被连接，与共通信号同电位的信号被供给。即，存储器10通过存储的电压，排他性地使开关元件Q3、Q4的某个接通，将信号线S及辅助电容线LCS的某一方选择为像素电极PE的连接目的地。
图6是表示显示装置1的显示期间中的动作的一例的时序图。在该时序图中，与图5的情况同样，着眼于1个副像素SPX。另外，在图5及图6的例子中，示出了采用使像素电极PE及共通电极CE之间的电位的极性在配置在显示区域DA中的全部副像素SPX中按每个帧期间TF周期性地反转的帧反转控制的情形。构成1帧的各水平行的存储器10的改写例如在1个帧期间TF的期间中被执行。即，图5所示的一系列的水平期间TH包含在1个帧期间TF中，共通信号VCOM及辅助电容信号CS是一定的。另一方面，如图6所示，显示期间由多个帧期间TF构成，按每个帧期间TF而共通信号VCOM及辅助电容信号CS的电位在电压VSS、VDD之间变化。
在显示期间中，按每个帧期间TF变化的辅助电容信号CS相当于交流的第2驱动信号FRP。此外，在显示期间中，向信号线S供给第1驱动信号xFRP。第1驱动信号xFRP是与第2驱动信号FRP反相的交流信号，按每个帧期间TF在电压VDD、VSS之间变化。
在显示期间中，扫描线G的扫描信号GATEA被从电压VSS2升高到电压VDD2。因而，在通过存储器10使开关元件Q3接通的情况下，信号线S被连接到像素电极PE，在通过存储器10使开关元件Q4接通的情况下，辅助电容线LCS被连接到像素电极PE。在图6中，例示了由于信号线S被连接到像素电极PE而像素电位PIX被设定为第1驱动信号xFRP的情况。在此情况下，在像素电极PE与共通电极CE之间发生电压VDD－电压VSS的电位差，副像素SPX成为白显示。另一方面，在辅助电容线LCS被连接在像素电极PE的情况下，在像素电极PE与共通电极CE之间不发生电位差，副像素SPX成为黑显示。
根据以上的说明可知，信号线S兼具将存储在存储器10中的数字数据供给的作为信号线的功能、和将作为图像的显示信号的第1驱动信号xFRP供给的作为第1驱动线的功能。此外，辅助电容线LCS兼具将辅助电容信号CS供给的作为信号线的功能、和将作为图像的非显示信号的第2驱动信号FRP供给的作为第2驱动线的功能。由此，显示区域DA中的布线的数量减少，所以能够使副像素SPX高精细化、提高开口率。
在存储期间中，由于开关元件Q1、Q2断开，所以像素电极PE成为浮置。关于随之可能发生的问题之一，使用图7至图9进行说明。
图7是表示在时间序列上反复的存储期间及显示期间中的扫描信号GATEA、共通信号VCOM、辅助电容信号CS(FRP)、显示信号SIG(xFRP)、像素电位PIX的变化的时序图。在该例中，设想了使显示区域DA的全部副像素SPX连续地为白显示的情况。另外，这里存储期间由1个帧期间TF构成，显示期间由两个帧期间TF构成。但是，存储期间及显示期间也可以由更多的帧期间TF构成。
在图中左侧的存储期间1中，为了将存储器10的电位设定为H电平，供给电压VDD的显示信号SIG(实线)。在存储期间1中，扫描信号GATEA降低到电压VSS2，像素电极PE是浮置的。因此，像素电位PIX(虚线)被共通信号VCOM的电位上升带动而上升。即，像素电位PIX上升到电压VDDx2，使得维持紧前的显示期间0中的像素电位PIX与共通信号VCOM的电位差。电压VDDx2是电压VDD、VSS的差的约2倍的电压。
在接着存储期间1的显示期间1中，向信号线S供给交流的第1驱动信号xFRP。在接着显示期间1的存储期间2中，为了继续存储器10的H电平的设定，再次供给电压VDD的显示信号SIG。由于在存储期间2中像素电极PE是浮置的，所以像素电位PIX被共通信号VCOM的电位的下降带动而下降。即，下降到电压－VDD，以使得维持紧前的显示期间1中的像素电位PIX与共通信号VCOM的电位差。电压－VDD是比电压VSS低大约相当于电压VDD、VSS的差量的电压。这样，在存储期间2中，在信号线S与像素电极PE之间发生较大的电位差Vx。
图8是表示(a)存储期间1的紧前的显示期间0、及(b)存储期间1中、在副像素SPX中发生的电场的状况的剖视图。在该图的例子中，反射层6形成在像素电极PE的液晶层LC侧的面。反射层6将向第2基板SUB2入射、穿过液晶层LC而到达第1基板SUB1的光向第2基板SUB2的方向反射。在图8(a)中，像素电极PE是电压VDD，共通电极CE是电压VSS。因而，发生从像素电极PE朝向共通电极CE的电场。此外，由于信号线S是电压VDD，所以也发生从信号线S朝向共通电极CE的电场。
另一方面，在图8(b)中，像素电极PE是电压VDDx2，共通电极CE及信号线S是电压VDD。因而，发生从像素电极PE朝向共通电极CE的电场、和从像素电极PE朝向信号线S的电场。
例如，如果设电压VSS为0V、设电压VDD为3.2V，则电压VDDx2为约6.4V。在此情况下，在图8(a)、图8(b)中发生的各电场都起因于3.2V的电位差。
图9是表示(a)在存储期间2的紧前的显示期间1、及(b)存储期间2中、在副像素SPX中发生的电场的状况的剖视图。在图9(a)中，像素电极PE及信号线S是电压VSS，共通电极CE是电压VDD。因而，发生从共通电极CE朝向像素电极PE及信号线S的电场。
另一方面，在图9(b)中，像素电极PE是电压－VDD，共通电极CE是电压VSS，信号线S是电压VDD。在此情况下，主要发生从共通电极CE朝向像素电极PE的电场、和从信号线S朝向像素电极PE的电场。
例如，如果设电压VSS为0V、设电压VDD为3.2V，则电压－VDD为约－3.2V。在此情况下，在图9(a)、图9(b)中在像素电极PE与共通电极CE之间发生的电场起因于3.2V的电位差。此外，在图9(b)中在像素电极PE与信号线S之间发生的电场为起因于6.4V的电位差Vx的强电场。该强电场如在图9(b)中用虚线包围的区域那样，对像素电极PE与共通电极CE之间的纵电场产生影响，液晶层LC的取向控制能力下降，所以可能发生副像素SPX的亮度下降等不良状况。
在图7的下方，示意地表示显示有图像的显示区域DA(DISPLAY)。由于设想了使全部的副像素SPX连续地为白显示的情况，所以基本上显示区域DA的全部连续为白显示。但是，在存储期间2中，由于起因于电位差Vx的亮度下降，发生显示区域DA的图像相比其他期间变暗的闪光(flashing)现象。这样的闪光现象成为导致显示品质下降的一个因素。
另外，这里例示了白显示的情况，但在黑显示的情况下也同样，在存储期间中在像素电极PE与信号线S之间形成较大的电位差Vx，可能发生闪光现象。
以下，公开用来抑制因闪光现象带来的显示品质下降的实施方式。
(第1实施方式)
在第1实施方式中，在从显示期间向存储期间转移时，通过将显示期间的共通信号VCOM及辅助电容信号CS(FRP)的电位在存储期间中也进行维持，来抑制闪光现象。以下，说明本实施方式的详细情况。
图10是表示第1实施方式的显示装置1的动作的一例的时序图。在该图中，与图7的情况同样，设想副像素SPX为白显示的情况，表示时间序列的显示期间0、存储期间1、显示期间1、存储期间2、显示期间2中的各信号的电位。
在存储期间1的紧前、即显示期间0的后半的帧期间TF中，共通信号VCOM及辅助电容信号CS的电压是VSS。在此情况下，交流驱动电路20在存储期间1中也将共通信号VCOM及辅助电容信号CS的电压维持在VSS。即，交流驱动电路20在存储期间1中停止交流输出。在接着存储期间1的显示期间1中，交流驱动电路20再次开始交流输出。由此，共通信号VCOM及辅助电容信号CS成为按每个帧期间TF在电压VSS、VDD之间位移的交流信号(FRP)。
在存储期间2的紧前、即显示期间1的后半的帧期间TF中，共通信号VCOM及辅助电容信号CS的电压是VDD。在此情况下，交流驱动电路20也将交流输出停止，将存储期间2中的共通信号VCOM及辅助电容信号CS的电压维持在VDD，在接着存储期间2的显示期间2中再次开始交流输出。
在图10中，显示信号SIG(xFRP)的波形与图7相同，但像素电位PIX的波形不同。即，在存储期间1中，由于共通信号VCOM是电压VSS所以像素电位PIX为电压VDD。此外，在存储期间2中，由于共通信号VCOM的电压是VDD所以像素电位PIX为电压VSS。
在图7的例子中，在存储期间2中像素电极PE和信号线S的电位差Vx变大到电压VDD、VSS的差以上，而在图10的例子中，电位差Vx止于电压VDD、VSS的差。因而，根据本实施方式，闪光现象被抑制，能够防止显示品质的下降。
另外，这里以白显示的情况为例进行了说明，但在黑显示的情况下也同样能够抑制闪光现象。另外，在本实施方式中，在存储期间1及存储期间2的两者中停止共通信号VCOM的交流输出，但也可以仅在一部分的存储期间中使交流输出停止。
在本实施方式中，通过控制交流驱动电路20的输出来抑制闪光现象，不使用新的布线及元件。因而，不发生副像素SPX的精密度下降、及因电路图案的密度增加造成的制造成品率的变差等缺点。
除了以上说明以外，从本实施方式还能够得到各种良好效果。
(第2实施方式)
在第2实施方式中，通过使存储期间较短，使得人眼难以捕捉闪光现象。以下，说明本实施方式的详细情况。
图11是表示第2实施方式的显示装置1的动作的一例的时序图。在该图中，与图7的情况同样，设想副像素SPX为白显示的情况，示出了显示时间序列的显示期间0、存储期间1、显示期间1、存储期间2、显示期间2中的各信号的电位。
各显示期间及各存储期间中的信号的波形与图7是同样的。但是，在图11中，构成存储期间的帧期间是TF1，构成显示期间的各帧期间都是TF2。帧期间TF1比帧期间TF2短(TF1<TF2)。
在存储期间中交流驱动电路20输出的共通信号VCOM及辅助电容信号CS的频率是第1频率Fq1(hz)。另一方面，在显示期间中交流驱动电路20输出的共通信号VCOM及辅助电容信号CS(FRP)的频率是第2频率Fq2(hz)。由于帧期间TF1比帧期间TF2短，所以第1频率Fq1比第2频率Fq2高(Fq1>Fq2)。另外，该频率如图10那样，以从某个特定值经由极大值或极小值向该特定值返回的波形的个数为基准。
在图11的例子中，与图7的情况同样，在存储期间2中像素电极PE和共通电极CE的电位差Vx变大，可能发生闪光现象。但是，由于第1频率Fq1比第2频率Fq2高，所以在存储期间2中亮度下降的期间相对变短，闪光现象变得不醒目。
例如，如果使第1频率Fq1为第2频率Fq2的1.5倍以上，则能够适当地防止因闪光现象带来的显示品质下降。如果使第1频率Fq1为第2频率Fq2的2倍以上，则能够得到防止显示品质下降的更高效果。另外，为了使存储器10稳定地存储电位，第1频率Fq1优选的是第2频率Fq2的5倍以下。
从其他观点讲，如果使第1频率Fq1为90hz以上，则闪光现象变得人眼难以捕捉，能够适当地防止显示品质的下降。进而，如果使第1频率Fq1为120hz以上，则闪光现象几乎不被辨识到，所以更优选。另外，第2频率Fq2例如可以设定为60Hz左右。另外，为了使存储器10稳定地存储电位，第1频率Fq1优选的是300hz以下。
另外，这里以白显示的情况为例进行了说明，但在黑显示的情况下也同样能够抑制闪光现象。
在本实施方式中，与第1实施方式同样，通过控制交流驱动电路20的输出而抑制了闪光现象，不使用新的布线及元件。因而，不发生副像素SPX的精密度下降、及因电路图案的密度增加造成的制造成品率变差等缺点。
除了以上说明以外，从本实施方式还能够得到各种良好效果。
(第3实施方式)
在第3实施方式中，通过使得在像素电位PIX满足规定条件的情况下能够进行从显示期间向存储期间的转移，防止闪光现象的发生。以下，说明本实施方式的详细情况。
图12是表示第3实施方式的显示装置1的动作的一例的时序图。在该图中，与图7的情况同样，设想副像素SPX为白显示的情况，示出了显示时间序列的显示期间0、存储期间1、显示期间1、存储期间2、显示期间2中的各信号的电位。
在本实施方式中，当从显示期间向存储期间转移时，控制装置2判定该转移的可否。在该判定中，使用电位Va、第1电位V1、第2电位V2、第3电位V3。电位Va是存储期间即将开始之前的像素电位PIX。第1电位V1是第1驱动信号xFRP的L电平的电压VSS，第2电位V2是第1驱动信号xFRP的H电平的电压VDD。第3电位V3是在存储期间中向存储器10存储的显示信号SIG的电位。
具体而言，控制装置2在“电位Va是第1电位V1和第2电位V2中与第3电位V3的电位差较小的电位”的执行条件成立的情况下，判定为能够进行向存储期间的转移。在此情况下，向存储期间转移，进行使存储器10存储第3电位V3的动作。另一方面，控制装置2在上述执行条件不成立的情况下，判定为不能进行向存储期间的转移。在此情况下，即使本来应向存储期间转移的写入定时到来也不向存储期间转移，将显示期间延长规定的帧期间TF(例如1个帧期间TF)。并且，再次判定是否能够进行向存储期间的转移，如果能则向存储期间转移。
参照图12表示具体例。首先，在存储期间1中使存储器10存储的第3电位V3是作为白电位的VDD。在此情况下，第1电位V1(VSS)和第2电位V2(VDD)中与第3电位V3的电位差小的电位成为与第3电位V3没有电位差的第2电位V2。在应执行存储期间1的写入定时1的紧前的显示期间0中，电位Va是第2电位V2。由此，上述执行条件成立，能够进行向存储期间的转移。因而，在该写入定时1执行存储期间1的动作。
另一方面，在应执行存储期间2的写入定时2的紧前的显示期间1中，电位Va(在图中带有括弧)是第1电位V1。进而，在存储期间2中使存储器10存储的第3电位V3是VDD。在此情况下，上述执行条件不成立，所以不能进行向存储期间的转移。因而，在写入定时2不执行存储期间2的动作，将显示期间1延长1个帧期间TF。
接着，在延长后，在应执行存储期间2的动作的写入定时2a的紧前的显示期间1(在图12的例子中是延长期间)中，电位Va是第2电位V2。在此情况下上述执行条件成立，所以能够进行向存储期间的转移。因而，在该写入定时2a执行存储期间2的动作。
另外，在图12的例子中表示了在执行条件不成立的情况下将显示期间1延长1个帧期间TF的情况，但也可以将显示期间1延长更多的帧期间TF。
此外，这里设想了显示区域DA中包含的全部副像素SPX为白显示的情况，但在全部副像素SPX为黑显示的情况、或白显示的副像素SPX和黑显示的副像素SPX混杂的情况下也能够采用同样的控制。在白显示的副像素SPX和黑显示的副像素SPX混杂的情况下，在1个写入定时中混杂有电位Va和第3电位V3不同的副像素SPX。在此情况下，例如，也可以是，在全部副像素SPX中的上述执行条件成立的副像素SPX的数量是规定的阈值以上的情况下将显示期间延长，将存储期间后错。此外，由于黑显示的副像素SPX中的闪光现象与白显示的情况相比对显示品质带来的影响较小，所以也可以在执行条件对于白显示的副像素SPX的全部都成立的情况下、或者在白显示的副像素SPX中的上述执行条件成立的副像素SPX的数量是规定的阈值以上的情况下将显示期间延长，将存储期间后错。
根据本实施方式，存储期间中的显示信号SIG的电位和该存储期间的紧前的像素电位PIX成为接近的值(在图12的例子中是相同的值)。因而，即使在存储期间中成为了浮置的像素电极PE的电位对应于共通电极CE的电位而变动，也不会发生图7所示那样的较大的电位差Vx。由此，能够抑制闪光现象。
除了以上说明以外，从本实施方式还能够得到各种良好效果。
(第4实施方式)
在第1至第3实施方式中，公开了用来消除在图7至图9中说明的问题的方法。这里，使用图13的时序图对在数字模式中可能发生的其他问题进行说明。
当从显示期间向存储期间转移时，扫描信号GATEA下降到电压VSS2，开关元件Q1、Q2断开。由此，选择信号线12a和像素电极PE被电切断，像素电极PE成为浮置。当扫描信号GATEA下降时，通过像素电极PE与扫描线G的电容耦合，像素电位PIX也可能下降规定的电位ΔV。在此情况下，在存储期间中发生副像素SPX的亮度变化，显示品质下降。
为了抑制这样的亮度变化，在本实施方式中，在开关元件Q1、Q2将选择信号线12a和像素电极PE电切断之前，使共通信号VCOM及辅助电容信号CS的电位下降既定量。以下，表示该动作的具体例。
图14是表示第4实施方式的显示装置1的动作的一例的时序图。该时序图是在第1实施方式的动作中应用了本实施方式的例子。交流驱动电路20，当从显示期间向存储期间转移时，以比扫描信号GATEA下降的定时稍早的定时，使共通信号VCOM及辅助电容信号CS的电位下降既定量(在图例中是ΔV)。
当扫描信号GATEA下降时，通过扫描线G与像素电极PE的电容耦合，像素电位PIX下降电位ΔV。在扫描信号GATEA下降、选择信号线12a和像素电极PE被电切断后，交流驱动电路20使共通信号VCOM及辅助电容信号CS的电位上升既定量(ΔV)。此时，由于像素电极PE是浮置的，所以像素电位PIX被共通信号VCOM的电位上升带动，一起上升既定量(ΔV)。
根据以上的动作，显示期间中的像素电极PE与共通电极CE之间的电位差在该显示期间的紧后的存储期间中也被维持。因而，能够防止起因于扫描线G与像素电极PE的电容耦合的亮度变化。
另外，在图14的例子中表示了上述既定量是电位ΔV的情况，但上述既定量不需要与ΔV完全一致。例如，上述既定量是比ΔV小的值也能够有助于存储期间中的亮度变化的减少。
此外，交流驱动电路20也可以在整个存储期间中使共通信号VCOM持续下降上述既定量。
此外，在图14的例子中，例示了在第1实施方式的动作中应用了本实施方式的情况，但也可以在第2实施方式或第3实施方式的动作中应用本实施方式。
以上，说明了本发明的一些实施方式，但这些实施方式是作为例子提示的，并不是要限定发明的范围。这些新的实施方式能够以其他各种各样的形态实施，在不脱离发明的主旨的范围内能够进行各种各样的省略、替换、变更。这些实施方式及其变形包含在发明的范围或主旨中，并且包含在权利要求书所记载的发明和其等价的范围中。
例如，在各实施方式中公开的结构可以适当组合。
此外，在各实施方式中公开了具备模拟模式及数字模式的功能的显示装置，但各实施方式中的显示装置的动作也能够适用于仅具备数字模式的功能的显示装置。