阅读说明：本技术 一种提高光电探测器芯片产出量的制备工艺方法 (Preparation process method for improving output of photoelectric detector chip ) 是由 王权兵 王丹 徐之韬 余沛 于 2019-10-23 设计创作，主要内容包括：本发明公开了一种提高光电探测器芯片产出量的制备工艺方法,首先在外延片上完成欧姆环光刻和腐蚀,并进行SiO<Sub>2</Sub>扩散阻挡膜沉积,然后开扩散孔并进行导电介质扩散,导电介质扩散完成后再进行SiNx增透膜沉积,光刻P窗口和解理道,蚀刻P窗口和解理道,并进行退火处理；然后再进行P电极和N电极的制作。本发明可提高制作光电探测器芯片的性能和稳定性,使芯片产出率提高30％以上,大大提高了光电探测器芯片的生产效率,有效节约生产成本。(The invention discloses a preparation process method for improving the output of a photoelectric detector chip, which comprises the steps of firstly completing photoetching and corrosion of an ohmic ring on an epitaxial wafer and carrying out SiO (silicon dioxide) etching 2 Depositing a diffusion barrier film, then forming diffusion holes and conducting medium diffusion, then depositing a SiNx antireflection film, photoetching a P window and a cleavage path, etching the P window and the cleavage path, and annealing after the conducting medium diffusion is finished; then, the P electrode and the N electrode are manufactured. The invention can improve the performance and stability of manufacturing the photoelectric detector chip, improve the output rate of the chip by more than 30 percent, greatly improve the production efficiency of the photoelectric detector chip and effectively save the production cost.)

一种提高光电探测器芯片产出量的制备工艺方法

技术领域

本发明涉及半导体制造技术，尤其涉及一种提高光电探测器芯片产出量的制备工艺方法。

背景技术

光纤通讯的高速发展逐渐取代了传统的以电子作为载体的信息通讯方式，以光子作为传播载体，实现通信容量的巨大增长。数据传输量的激增给光电器件的响应速度和灵敏度提出了更高的要求。作为光接收机中光信号探测的关键模块，光电探测器的性能及工艺研究已经成为相关机构重点关注的问题。光电探测器的性能决定了其探测效果，同时也决定了整个光纤通信系统的信号传输质量。因此设计高稳定性、高性能的光电探测器及解决其生产加工工艺是当前光通信光电探测系统的主要关注点。

半导体光电探测器的基本工作原理如下：

半导体光电探测器是用InGaAs/InP材料制作的，能接收和探测光信号的核心器件。当光照射到器件的有源区时，它将光信号转变成电信号，即有光照时，若光子的能量大于或等于半导体的禁带宽度时，那么光子将价带上的电子跃迁到导带，从而在导带上出现一个电子，在价带上出现一个空穴。在电场的进一步作用下，电子会在耗尽区内飘移到N区，空穴在耗尽区内漂移到P区，从而产生自由电子-空穴对(简称光生载流子)。耗尽区内的高电场使得电子-空穴对立即分开并在反向偏置的结区中向两端流动，然后在边界处被吸收，从而在外电路形成光电流。

暗电流是光电探测器的一个重要参数，暗电流变大，会使探测器噪声功率变大，探测灵敏度降低，严重影响到探测器的探测性能。光电探测器的暗电流性能除了跟探测器的结构设计相关，更多的是与其制作加工工艺相关。如何通过制备加工工艺方法研究来有效控制光电探测器的暗电流大小，已经成为近年来很多研究机构的研究重点。随着光纤通信技术的飞速发展，光电探测器的需求量越来越大，如何在保证产品质量的基础上进行成本控制也成为了企业所关注的重点。

传统工艺中一般同时把解理道打开并参与扩散工艺。为了进一步降低芯片生产成本，必须提高单个外延片的芯片产出量，因此必须考虑把芯片尺寸做的更紧致，但当解理道和扩散孔两者尺寸相隔很近时，会存在一定的风险，也就是说在外加电压的作用下，两扩散区(解理区和扩散区)相隔很近时也会产生耗尽区，从而载流子会形成一个电流通道(即漏电流通道)，随之会有较大的漏流产生。再者，考虑把解理区域和有源扩散区域同时打开，那么单颗芯片的尺寸就会变大，整片的产出率就会降低。

发明内容

本发明要解决的技术问题在于针对现有技术中暗电流大、稳定性差和生产效率不高的缺陷，提供一种提高光电探测器芯片产出量的制备工艺方法。

本发明解决其技术问题所采用的技术方案是：

提供一种提高光电探测器芯片产出量的制备工艺方法，包括以下步骤：

S1、外延片清洗，欧姆接触环光刻与腐蚀；

S2、SiO₂扩散阻挡膜沉积，进行扩散孔的光刻和刻蚀，并进行导电介质扩散，形成Zn扩散区；

S3、进行SiNx增透膜沉积，然后光刻P窗口和解理道，蚀刻P窗口和解理道，进行退火处理；

S4、进行P电极光刻、蒸镀，并进行外延片底部减薄，然后在外延片底部进行N电极蒸镀；

S5、对整片wafer的每一个单颗芯片都进行检测，将整片wafer解理成一个个单个探测器芯片。

接上述技术方案，所述步骤S1中的欧姆接触环利用光刻设备进行光刻，利用湿法腐蚀工艺进行腐蚀。

接上述技术方案，步骤S2的具体实现包括以下步骤：

S21、利用PECVD工艺沉积SiO₂扩散阻挡膜，所述SiO₂扩散阻挡膜厚度为

S22、利用光刻设备进行扩散孔的光刻，所述扩散孔尺寸为Φ150～250μm；

S23、利用RIE干法刻蚀工艺进行扩散孔的刻蚀；

S24、进行导电介质扩散，利用高温扩散炉进行Zn掺杂，形成Zn扩散区，所述Zn扩散区表面浓度范围为5E17～2E18cm^-3。

接上述技术方案，所述步骤S3的具体实现包括以下步骤：

S31、利用PECVD工艺沉积SiNx增透膜，所述SiNx增透膜厚度为

S32、利用光刻设备进行P窗口和解理道的光刻，所述解理道尺寸为20～40μm；

S33、利用RIE干法刻蚀工艺进行P窗口和解理道的刻蚀；

S34、刻蚀完成后，进行高温炉退火处理，退火温度为300～500℃，退火时间1～3min。

接上述技术方案，所述步骤S4中的P电极和N电极的蒸镀采用的是电子束蒸发设备。

接上述技术方案，所述步骤S4中外延片底部减薄厚度为120～180μm。

本发明产生的有益效果是：本发明的光电探测器的制备工艺方法，将解理道的光刻和刻蚀与扩散孔的光刻和刻蚀分开进行，使解理区域完全不参与扩散工艺，完全可避免扩散孔内形成的光生载流子和解理道内的载流子形成的漏电流通道，提高制作光电探测器芯片的性能和稳定性，同时芯片的间距可以进一步减小，使芯片产出率提高30％以上，大大提高了光电探测器芯片的生产效率，有效节约生产成本。

附图说明

下面将结合附图及实施例对本发明作进一步说明，附图中：

图1是本发明实施例的光电探测器芯片工艺流程图；

图2是本发明实施例的光电探测器芯片扩散工艺示意图；

图3是本发明实施例的光电探测器芯片工艺流程的过程图；

图4是传统的光电探测器的制备工艺流程的过程图；

图5是本发明实施例的扩散区间距与暗电流对应曲线。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

如图1所示，本发明实施例的提高光电探测器芯片产出量的制备工艺方法步骤如下：

S1、外延片清洗，欧姆接触环7光刻与腐蚀；

S2、SiO₂扩散阻挡膜3沉积，进行扩散孔2的光刻和刻蚀，并进行导电介质扩散，形成Zn扩散区6；

S3、进行SiNx增透膜4沉积，然后光刻P窗口9和解理道1，蚀刻P窗口9和解理道1，进行退火处理；

S4、进行P电极5光刻、蒸镀，并进行外延片底部减薄，然后在外延片底部进行N电极蒸镀；

S5、对整片晶圆wafer的每一个单颗芯片都进行检测，将整片晶圆wafer解理成一个个单个探测器芯片。

如图3所示，本发明的光电探测器的制备工艺方法，将解理道1的光刻和刻蚀与扩散孔2的光刻和刻蚀分开进行，使解理区域完全不参与扩散工艺，完全可避免扩散孔2内形成的光生载流子和解理道1内的载流子形成的漏电流通道8，提高制作光电探测器芯片的性能和稳定性，同时芯片的间距可以进一步减小，在保证光敏面(如200um)尺寸不变的情况下，可以把单颗芯片尺寸设计成285um*285um，使芯片产出率提高30％以上，大大提高了光电探测器芯片的生产效率，有效节约生产成本。本发明在开扩散孔2工艺时并没有打开解理道1，导致整片晶圆Wafer上面的SiO₂扩散阻挡膜3都连成一片，其内部各种力的矢量和不为零，所以应力非常大，因此在完成P窗口9和解理道1的光刻和蚀刻后，进行退火处理，可有效消除SiO₂扩散阻挡膜3的应力。

如图4所示，传统的光电探测器的制备工艺方法，将解理道1的光刻和刻蚀与扩散孔2的光刻和刻蚀同时进行，解理道1和扩散孔2同时参与扩散工艺。由于解理道1的存在，使得掺杂的Zn原子在向P区扩散孔扩散的同时，还会向解理道1内侧向扩散。在外加电压的作用下，两扩散区(解理区和扩散区)相隔很近时也会产生耗尽区，从而光生载流子会形成一个漏电流通道8，随之会有较大的漏流产生，导致光电探测器的暗电流大幅度增大，使光电探测器芯片的可靠性会存在较大风险。在开扩散孔2的同时打开了解理道1，但必须确保扩散孔2和解理道1之间的距离大于25um的情况才能保证无漏流发生，所以这样就增大了单个芯片的尺寸，导致整片产出就减少。

进一步地，步骤S1中的欧姆接触环7利用光刻设备进行光刻，利用湿法腐蚀工艺进行腐蚀。

进一步地，如图2所示，步骤S2的具体实现包括以下步骤：

S21、利用PECVD工艺沉积SiO₂扩散阻挡膜3，SiO₂扩散阻挡膜3厚度为

S22、利用光刻设备进行扩散孔2的光刻，扩散孔2尺寸为Φ150～250μm；

S23、利用RIE干法刻蚀工艺进行扩散孔2的刻蚀；

S24、进行导电介质扩散，利用高温扩散炉进行Zn掺杂，形成Zn扩散区6，Zn扩散区6表面浓度范围为5E17～2E18 cm^-3。

进一步地，如图2所示，步骤S3的具体实现包括以下步骤：

S31、利用PECVD工艺沉积SiNx增透膜4，SiNx增透膜4厚度为

S32、利用光刻设备进行P窗口和解理道1的光刻，解理道1尺寸为20～40μm；

S33、利用RIE干法刻蚀工艺进行P窗口和解理道1的刻蚀；

S34、刻蚀完成后，进行高温炉退火处理，退火温度为300～500℃，退火时间1～3min。在完成P窗口9和解理道1的光刻和蚀刻后，进行退火理，可有效消除SiO₂扩散阻挡膜3的应力。

进一步地，步骤S4中的P电极5和N电极的蒸镀采用的是电子束蒸发设备。

进一步地，步骤S4中外延片底部减薄厚度为120～180μm。

利用本发明的光电探测器的制备工艺方法进行光电探测器制作，完成后进行单颗芯片检测，测量的芯片的解理区和扩散区间距与芯片暗电流之间的关系如图5所示，当大于间距为25um时，暗电流指标可以做得很小(小于1nA)。

应当理解的是，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，而所有这些改进和变换都应属于本发明所附权利要求的保护范围。