阅读说明：本技术 超低压低功耗永久性otp存储器 (Ultra-low voltage low power consumption permanent OTP memory ) 是由 彭泽忠 毛军华 于 2019-09-18 设计创作，主要内容包括：超低压低功耗永久性OTP存储器，涉及存储器技术。本发明包括一个选择MOS管、一个检测MOS管和电容，选择MOS管的第一工作端和检测MOS管的控制端连接于参考点，选择MOS管的第二工作端和检测MOS管的第二工作端皆与第一位线连接，检测MOS管的第一工作端连接第二位线，作为反熔丝存储核心的电容设置于参考点和第一字线之间，其特征在于，所述电容为本征MOS管的栅电容。本发明的有益效果是，无需电压提升电路即可实现低至0.6V的读取电压，显著的降低了功耗。(An ultra-low voltage low power consumption permanent OTP memory relates to the memory technology. The anti-fuse memory core comprises a selection MOS tube, a detection MOS tube and a capacitor, wherein a first working end of the selection MOS tube and a control end of the detection MOS tube are connected to a reference point, a second working end of the selection MOS tube and a second working end of the detection MOS tube are both connected with a first bit line, the first working end of the detection MOS tube is connected with a second bit line, and the capacitor serving as an anti-fuse memory core is arranged between the reference point and the first bit line. The invention has the advantages that the reading voltage as low as 0.6V can be realized without a voltage boosting circuit, and the power consumption is obviously reduced.)

超低压低功耗永久性OTP存储器

技术领域

本发明涉及存储器技术。

背景技术

参见图1，在一种传统的反熔丝存储器1.5T XPM存储器中，作为反熔丝存储核心器件的电容，以常规MOS管的栅电容实现，以栅极作为电容的一端，源漏之一(或者源极漏极连接至一点)作为电容的另一端，读取电压约为2V以上。

图2、3为一种改进后的现有技术，包括选择MOS管21、检测MOS管22和常规MOS管的栅电容23，编程(电容23击穿)后，为了读取电容的状态，B点的电平应该大于0.5V，因此需要Vdd的电平大于1V(VB+VT，VB为检测MOS管的开启电压，VT为电容的压降)。该技术可以将读电压降低到约1V，但仍然不能满足某些低功耗低电压的需求，例如高性能UHF芯片，其读取电压仅为0.5～0.6V，因此只能采用电压提升电路，产生的代价是更高的功耗和电路成本。参见美国专利文献US 8259518 B2，US8797820 B2和US8780660 B2。

发明内容

本发明所要解决的技术问题是，提供一种新的一次性可编程存储器，较现有技术具有更低的功耗。

本发明解决所述技术问题采用的技术方案是，超低压低功耗永久性OTP存储器，包括一个选择MOS管、一个检测MOS管和电容，选择MOS管的第一工作端和检测MOS管的控制端连接于参考点，选择MOS管的第二工作端和检测MOS管的第二工作端皆与第一位线连接，检测MOS管的第一工作端连接第二位线，作为反熔丝存储核心的电容设置于参考点和第一字线之间，其特征在于，所述电容为本征MOS管的栅电容。

进一步的，还包括一个开关管，所述开关管的一个工作端连接检测MOS管，另一个工作端连接第二位线。

所述本征MOS管的栅极接参考点，源极和漏极接第一字线，或者源极、漏极之一接第一字线。

或者，所述本征MOS管的栅极接第一字线，源极和漏极接参考点，或者源极、漏极之一接参考点。

本发明的有益效果是，无需电压提升电路即可实现低至0.6V的读取电压，显著的降低了功耗。

附图说明

图1是第一种现有技术的原理实现示意图。

图2是第二种现有技术的原理实现示意图。

图3是第二种现有技术的读取电压原理图。

图4是本发明采用本征N-MOS电容的原理实现示意图。

图5是本发明采用本征N-MOS电容的读取电压原理图。

图6是本发明采用本征P-MOS电容的实施例1的电路图。

图7是本发明采用本征P-MOS电容的实施例2的电路图。

图8是本发明的实施例3的电路图。

具体实施方式

本发明所称的工作端是指导通状态下工作电流经过的连接端，源极和漏极皆属于本发明所称的工作端。栅极为控制端，不属于工作端。

参见图4，本发明采用本征N-MOS管(NATIVE MOS)作为电容器件，以本征MOS管(压降为0v)的栅电容作为反熔丝存储核心的电容。具体的说，电容的第一端为本征MOS管的栅极，另一端为本征MOS管的源极漏极之一，或者将源极漏极连接至一点作为电容的第二端。

具体的说，本发明提供的超低压低功耗永久性OTP存储器包括一个选择MOS管41、一个检测MOS管42和电容43，选择MOS管41的第一工作端和检测MOS管42的控制端连接于参考点，选择MOS管41的第二工作端和检测MOS管42的第二工作端皆与第一位线BL连接，检测MOS管42的第一工作端连接第二位线BR，作为反熔丝存储核心的电容43设置于参考点和第一字线WP之间，所述电容为本征MOS管的栅电容。

参见图5，编程(电容击穿)后，为了读取电容的状态，B点的电平应该大于0.5V，由于本征MOS管的栅电容在击穿后压降为0V，因此Vdd的电平大于0.5V即可，因此本发明的技术可以将读电压降低到约0.5V。

实施例1

参见图6，本实施例的电容为本征MOS管的栅电容，P型本征MOS管的栅极接参考点，源极和漏极一并接第一字线WP，选择MOS管和检测MOS管皆为N型MOS管。

实施例2

参见图7，本实施例的电容为本征P-MOS管的栅电容，P型本征MOS管的源极和漏极一并接参考点，栅极接第一字线WP，选择MOS管和检测MOS管皆为P型MOS管。

实施例3

参见图8，本实施例还包括一个开关管M1，所述开关管M1的一个工作端连接检测MOS管，另一个工作端连接第二位线。本实施例的电容为本征MOS管的栅电容。