具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

当一个元件被称为『在…上』时，它可泛指该元件直接在其他元件上，也可以是有其他元件存在于两者之中。相反地，当一个元件被称为『直接在』另一元件，它是不能有其他元件存在于两者的中间。如本文所用，词汇『及/或』包含了列出的关联项目中的一个或多个的任何组合。

于下文中关于“一个实施例”或“一实施例”的描述指关于至少一个实施例内所相关连的一特定元件、结构或特征。因此，于下文中多处所出现的“一个实施例”或“一实施例”的多个描述并非针对同一实施例。再者，于一或多个实施例中的特定构件、结构与特征可依照一适当方式而结合。

以下请参见图1，并介绍本发明的单次可程序化位元的形成方法的一实施例。首先介绍本发明所使用的存储器元件，其可为具有磁隧道接面(MTJ)的磁阻性随机存取存储器(MRAM)或电阻式随机存取存储器(RRAM)。如图1所示，存储器元件具有能够代表两种电阻值Rap、Rp的隧穿阻障(tunneling barrier)。当存储器元件呈现电阻值Rap时，提供正恒定电流给存储器元件，持续约1～100纳秒，便可使存储器元件的电阻值从Rap下降到Rp，因此存储器元件的跨压的绝对值也会从Vap开始降低。当存储器元件呈现电阻值Rp时，提供负恒定电流给存储器元件，持续约1～100纳秒，便可使存储器元件的电阻值从Rp上升到Rap，因此存储器元件的跨压的绝对值也会从Vp开始升高。上述正恒定电流与负恒定电流代表以不同方向通过存储器元件，但正恒定电流与负恒定电流的绝对值是相同的。图1中的切换后为存储器元件的电阻值改变后。

接着，请参见图2。在本发明的单次可程序化位元的形成方法中，首先，提供一薄膜存储器装置10，其包含至少一个存储器元件12与一晶体管14，且存储器元件12电性串联晶体管14。此存储器元件12可为具有磁隧道接面(MTJ)的磁阻性随机存取存储器(MRAM)或单次可程序化电阻元件(OTP resistive component)，单次可程序化电阻元件为相变存储器(PCM)、导电桥随机存取存储器(CBRAM)、铁电随机存取存储器(FeRAM)、铁电隧道接面(FTJ)存储器或电阻式随机存取存储器(RRAM)，但本发明不限于此。单次可程序化电阻元件可为反熔丝(antifuse)，反熔丝可由一个或多个接点(contact)或层间接点(via)组成，并含有绝缘体于其间。反熔丝也可由互补式金氧半导体场效晶体管的栅极耦合于互补式金氧半导体场效晶体管的本体，互补式金氧半导体场效晶体管含有栅极氧化层当作为绝缘体，晶体管14可为金氧半导体场效晶体管，但本发明并不以此为限。薄膜存储器装置10的一端N1电性连接一控制器16，另一端N2通过一功率限制电路18电性连接控制器16。

接着，请同时参见图2与图3。在一交流电流的复数周期中，控制器16施加交流电流于存储器元件12与晶体管14上，并利用功率限制电路18限制提供给存储器元件12的功率，且控制器16导通晶体管14，以改变存储器元件12的电阻，直到存储器元件12的电阻发生不可逆改变为止。当存储器元件12的电阻发生不可逆改变时，表示存储器元件12的崩溃现象发生。

举例来说，交流电流的绝对值除以存储器元件12于写入动作时接收的写入电流的绝对值的数值大于或等于1.25，交流电流的每一周期T为0.2-200纳秒(ns)，但本发明不限于此。具体而言，交流电流包含正电流与负电流，且正电流的绝对值等于负电流的绝对值，其中正电流与负电流代表以不同方向通过存储器元件12。此外，在本发明的某些实施例中，控制器16可以先施加交流电流于存储器元件12与晶体管14上，并利用功率限制电路18限制提供给存储器元件12的功率，再利用控制器16导通晶体管14。或者，控制器16先导通晶体管14，再施加交流电流于存储器元件12与晶体管14上，并利用功率限制电路18限制提供给存储器元件12的功率。

当存储器元件12呈现电阻值Rap时，控制器16提供正电流给存储器元件12与晶体管14，便可使存储器元件12的电阻值从Rap下降到Rp，因此存储器元件12的两端的跨压的绝对值也会从Vap开始降低。接着，控制器16提供负电流给存储器元件12与晶体管14，使存储器元件12的两端的跨压的绝对值先进一步下降到Vp。下降后，因为存储器元件12的电阻值会从Rp上升到Rap，所以存储器元件12的两端的跨压再从Vp开始上升。当控制器16再次提供正电流给存储器元件12与晶体管14时，存储器元件12的两端的跨压的绝对值先进一步上升到Vap。接着，因为存储器元件12的电阻值会从Rap下降到Rp，所以存储器元件12的两端的跨压再从Vap开始下降。当交流电流施加在薄膜存储器装置10上时，因为高电压Vap会不断出现，使存储器元件12可以快速发生崩溃。

请参见图2与图4。本发明施加交流电流在薄膜存储器装置10上，相对使用单向电流而言，因为高电压可以不断出现，故在相同的崩溃率下，交流电流对应的崩溃电压较低，其中崩溃率是指崩溃比率，意思是说，如果有四个存储器元件12同时施加相同的交流电流，其中三个存储器元件12崩溃，表示崩溃率为0.75。

若薄膜存储器装置10中的存储器元件12有复数个时，未设置功率限制电路18，则施加交流电流时很容易让金属原子进入存储器元件12的接面(junction)中，让存储器元件12在崩溃后的电阻值呈广泛分布，如图5的虚线所示。若崩溃后的电阻值呈广泛分布，将造成读取困难，且难以操作存储器元件12，所以本发明设计功率限制电路18，以限制提供给存储器元件12的功率，举例来说，功率限制电路18可以限流电路来实现，以限制提供给存储器元件12的电流，进而缩小崩溃后的电阻分布范围，如图5的实线所示。在本发明的某些实施例中，功率限制电路18限制提供给存储器元件12的功率的上限随着时间渐小，以缩小崩溃后的电阻分布范围。例如，上一周期的功率限制电路18限制提供给存储器元件12的功率大于下一周期的功率限制电路18限制提供给存储器元件12的功率。

综上所述，本发明利用双极性交流电流对薄膜存储器装置施加电压，并限制提供给存储器装置的功率，以达到较低崩溃电压，同时缩小崩溃后的电阻分布范围。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本发明的限制。