阅读说明：本技术 一种具有p型埋层的双沟道高耐压氮化镓场效应晶体管 (Double-channel high-voltage-resistance gallium nitride field effect transistor with P-type buried layer ) 是由 王颖 费新星 包梦恬 于成浩 于 2019-10-30 设计创作，主要内容包括：本发明公开了一种具有P型埋层的双沟道高耐压氮化镓场效应晶体管,P型埋层位于缓冲层中，所述第二势垒层和第二沟道层相接触形成二维电子气并与漏极相连，所述漏场板位于钝化层上并向栅极延伸，栅场板位于钝化层上并向漏极延伸。本发明提工作于关态高压时，第二势垒层与第二沟道层形成二维电子气与漏极相连，在栅漏之间引入了新的峰值电场，降低了漏极场板的的峰值电场，P型埋层的加入可以降低栅极场板处的峰值电场使栅漏之间的电场分布更加均匀，进一步的改善了栅漏之间的电场分布，并且P型埋层还降低了器件的泄漏电流，最终使该结构器件相对于传统的场板AlGaN/GaN绝缘栅场效应晶体管，耐压特性上有明显的改善。(The invention discloses a double-channel high-voltage-resistance gallium nitride field effect transistor with a P-type buried layer, wherein the P-type buried layer is positioned in a buffer layer, a second barrier layer is in contact with a second channel layer to form two-dimensional electron gas and is connected with a drain electrode, a drain field plate is positioned on a passivation layer and extends towards a grid electrode, and a grid field plate is positioned on the passivation layer and extends towards the drain electrode. When the structure device works at an off-state high voltage, the second barrier layer and the second channel layer form two-dimensional electron gas which is connected with the drain electrode, a new peak electric field is introduced between the grid and the drain electrode, the peak electric field of the drain electrode field plate is reduced, the peak electric field at the grid electrode field plate can be reduced by adding the P-type buried layer, so that the electric field distribution between the grid and the drain electrode is more uniform, the electric field distribution between the grid and the drain electrode is further improved, the leakage current of the device is also reduced by the P-type buried layer, and finally, the voltage resistance of the structure device is obviously improved compared with that of a traditional field plate AlGaN/GaN insulated grid field effect transistor.)

一种具有P型埋层的双沟道高耐压氮化镓场效应晶体管

技术领域

本发明涉及半导体高耐压用功率器件，主要是一种具有P型埋层和场板的双沟道耐压AlGaN/GaN绝缘栅场效应晶体管。

背景技术

随着技术的发展，传统的第一代半导体和第二代半导体已经难以满足市场对半导体的需求，发展第三代半导体显得尤为重要。其中氮化镓材料便是其中的佼佼者。氮化镓属于宽禁带材料，具备了临界击穿电场高、电子迁移率高、耐高温和抗辐照等优异的性能。在高压、高频、高温和辐射环境等条件下具有广阔的应用前景。

GaN材料可以和AlGaN材料形成AlGaN/GaN异质结，在异质结界面的下方会形成二维电子气。二维电子气的电子浓度可达10¹⁹cm^-3数量级，这使得GaN器件具有较低的导通电阻，在器件应用时具有较低的功耗。理论上，GaN器件由于高临界击穿电场会拥有很高的耐压，然而实际上由于泄漏电流和电场分布不均匀的原因，GaN器件所能达到的击穿电压远没有达到它的理论值。所以近年来各国研究机构已经展开了GaN功率器件的研究。

GaN功率器件的研究主要在集中在减小高漏极电压时泄漏电流和优化位于栅极(无场板结构)或栅场板处(有场板结构)的峰值电场，解决这两个问题，在没有破坏GaN器件的二维电子气的条件下，器件的功率特性会有明显提高。然而场板结构的GaN器件在电场的分布上仍存在很大的提升空间，所以需要在此结构上对器件进行改进设计，进一步提高GaN功率器件的功率特性。

发明内容

本发明针对常规GaN功率器件存在的问题，提出了具有P型埋层和场板的双沟道耐压AlGaN/GaN绝缘栅场效应晶体管。

实现本发明采用技术方案如下：

本发明一种具有P型埋层和场板的双沟道耐压AlGaN/GaN绝缘栅场效应晶体管，其中，包括源极、漏极，漏场板、栅极、栅场板、栅介质层、钝化层、势垒层、沟道层、缓冲层、P型埋层、第二势垒层和第二沟道层以及衬底；所述P型埋层位于缓冲层中，厚度为H_P，长度为W_p，距离源极的距离为L_SP；距离沟道层与势垒层之间的界面的距离为T_P，其中沟道层设置在缓冲层上方；所述第二势垒层和第二沟道层位于缓冲层中，第二势垒层与第二沟道层相接触形成二维电子气并与漏极相连，第二势垒层设置在第二沟道层上方，第二势垒层距离沟道层与势垒层之间的界面的距离为T_P，第二势垒层厚度为H_LB，长度为W_LB，第二沟道层厚度为H_LC，长度为W_LC；所述漏场板位于钝化层上并向栅极方向延伸，长度为L_dfp；所述栅场板位于钝化层上并向漏极方向延伸，长度为L_gfp；所述缓冲层掺杂杂质为C或Fe，掺杂浓度为范围为1×10¹⁶—2×10¹⁷cm^-3，厚度为T_buffer；所述源极与漏极的距离为L_sd，范围0—20μm；所述的第一势垒层设置在沟道层上方，钝化层设置在第一势垒层上方，所述的栅极除了顶部的外侧面设置栅介质层，栅介质层设置在钝化层、第一势垒层内，所述的源极设置在钝化层、第一势垒层的一侧，漏极设置在钝化层、第一势垒层的另一侧。所述漏场板和栅场板，可对栅漏之间电场进行调制，充分优化栅漏之间的电场分布，提高器件的耐压。所述第二势垒层和第二沟道层在缓冲层形成二维电子气，可以对栅漏之间的电场进行进一步优化。所述P型埋层可以降低栅极场板处的峰值电场，提高器件的击穿电压。

进一步地，沟道层掺杂杂质为C或Fe，掺杂浓度为范围为1×10¹⁶—2×10¹⁷cm^-3，厚度为H_uc，范围为0—1μm。

进一步地，缓冲层，位于沟道层下方，掺杂杂质为C或Fe，掺杂浓度范围为5×10¹⁷—1×10¹⁹cm^-3，厚度为H_buffer，范围为0—4μm。

进一步地，漏极与栅极距离为L_gd，范围为3—20μm。

进一步地，P型埋层位于缓冲层中，掺杂浓度范围为1×10¹⁶—1×10¹⁹cm^-3。

进一步地，P型埋层长度为W_p，范围为0μm<W_p≤L_sd，

进一步地，源极与P型埋层距离为L_sp，范围为0μm<L_SP≤L_sd-W_p；。

进一步地，P型埋层厚度H_P，范围为0μm<H_P<T_buffer

进一步地，P型埋层距离势垒层与沟道层之间界面的距离T_P，范围为0μm<T_P<T_buffer-H_P。

为更好地实现本发明，进一步地，栅场板长度L_gfp，范围为0μm<L_gfp<10μm。

为更好地实现本发明，进一步地，漏场板长度L_dfp，范围为0μm<L_dfp<5μm；

为更好地实现本发明，第二势垒层311和第二沟道层312位于沟道层下方，第二势垒层311掺杂浓度范围为1×10¹⁶—1×10¹⁹cm^-3，长度范围为0μm<W_LB≤L_sd-W_p，厚度范围为0μm<H_LB<T_buffer，第二沟道层312掺杂浓度范围为1×10¹⁵—1×10²⁰cm^-3，长度范围为0μm<W_LC≤L_sd-W_p，厚度范围为0μm<H_LC<T_buffer。

本发明与现有技术相比，具有以下优点与有益效果：

第二势垒层与第二沟道层在缓冲层里形成二维电子气，使栅漏之间的电场分布更加均匀。P型埋层位于栅极场板下方，可以降低栅极场板的处的峰值电场，进一步优化了栅漏之间的电场分布。从而极大的改善器件的耐压。

附图说明

图1是传统的场板绝缘栅AlGaN/GaN场效应晶体管结构示意图。

图2是只具有双沟道的场板绝缘栅AlGaN/GaN场效应晶体管结构示意图。

图3是具有P型埋层和场板的双沟道耐压AlGaN/GaN绝缘栅场效应晶体管结构示意图。

图4是以上三种晶体管发生击穿时沟道横向电场分布曲线对比图。

图5是以上三种晶体管发生击穿时漏电流击穿曲线对比图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，以下结合附图对本发明进行具体阐述。

本发明为一种具有P型埋层和场板的双沟道耐压AlGaN/GaN绝缘栅场效应晶体管，如图3所示，包含源极301、漏极302，漏场板303、栅极304、栅场板305、栅介质层306、钝化层307、势垒层308、沟道层309、缓冲层310、第二势垒层311、第二沟道层312、P型埋层313、衬底314。

如图1所示为传统的场板绝缘栅AlGaN/GaN场效应晶体管结构示意图，可作为本发明的对比器件之一，其包含：源极101、漏极102、漏场板103、栅极104、栅场板105、栅介质层106、钝化层107、势垒层108、沟道层109、缓冲层110和衬底114。可以看出，相比本发明，其不包括P型埋层和双沟道结构。

如图2所示为只具有双沟道的场板绝缘栅AlGaN/GaN场效应晶体管结构示意图，可作为本发明的对比器件之二，其包含：源极201、漏极202、漏场板203、栅极204、栅场板205、栅介质层206、钝化层207、势垒层208、沟道层209、缓冲层210、第二势垒层211、第二沟道层212和衬底214，可以看出，相比本发明所提出的结构，其不包括p型埋层，而与图1中传统的场板绝缘栅AlGaN/GaN场效应晶体管结构对比，可以看出，其多了一个第二势垒层211和一个第二沟道层212，并且均与漏极相连。

图3为本发明，即一种具有P型埋层和场板的双沟道耐压AlGaN/GaN绝缘栅场效应晶体管的结构示意图，包含源极301、漏极302，漏场板303、栅极304、栅场板305、栅介质层306、钝化层307、第一势垒层308、第一沟道层309、缓冲层310、第二势垒层311、第二沟道层312、P型埋层313、衬底314。相比图1，多一个第二势垒层311、一个第二沟道层312和P型埋层313，相比图2，多一个p型埋层313。

通过仿真这图1中结构，图2中结构和本发明的结构的击穿特性进行对比，可以明显看出本发明能够获得的优点和效果。图4为三种晶体管都采用相同的参数时，击穿时沟道横向电场分布曲线对比图，可以看出，加入P型埋层313后，传统的场板绝缘栅AlGaN/GaN场效应晶体管和具有双沟道的场板绝缘栅AlGaN/GaN场效应晶体管的位于栅极场板处的峰值电场有了明显的下降，而栅漏之间的电场有了一定的上升，相比于传统的场板绝缘栅AlGaN/GaN场效应晶体管和具有双沟道的场板绝缘栅AlGaN/GaN场效应晶体管来说，具有P型埋层和场板的双沟道耐压AlGaN/GaN绝缘栅场效应晶体管拥有更加均匀的栅漏电场分布。进一步发挥了GaN材料的高临界击穿电场特性，从而提升器件的功率特性。

获得耐压效果的改善可以从图5中看到，传统的场板绝缘栅AlGaN/GaN场效应晶体管的击穿电压只有1547V，具有双沟道的场板绝缘栅AlGaN/GaN场效应晶体管提升到了1994V，而本发明提出的具有P型埋层和场板的双沟道耐压AlGaN/GaN绝缘栅场效应晶体管的耐压，得到了明显的增强，为2373V。同时，从漏源电流对比亦可看出，具有P型埋层和场板的双沟道绝缘栅AlGaN/GaN场效应晶体管，与传统的场板绝缘栅AlGaN/GaN场效应晶体管和具有双沟道的场板绝缘栅AlGaN/GaN场效应晶体管相比，泄漏电流也有明显的降低。说明本发明提出的具有P型埋层和场板的双沟道耐压AlGaN/GaN绝缘栅场效应晶体管能够有效改善耐压，并降低器件泄漏电流。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明权利要求的涵盖范围。