阅读说明：本技术 一种时钟交点位置检测和调节电路 (Clock intersection point position detection and adjustment circuit ) 是由 武鹏斌 张东亮 吕国峰 于 2019-12-04 设计创作，主要内容包括：本发明公开了一种时钟交点位置检测和调节电路，包括时钟交点位置检测电路和时钟交点位置调节电路。时钟交点位置检测电路包括时钟电流转换电路和电流比较电路，时钟电流转换电路将两路差分时钟信号的差别转换为差别电流信号；电流比较电路将差别电流信号与参考电流比较，识别时钟交点位置；时钟交点位置调节电路包括两路调节子电路，根据时钟交点位置调节时钟交点上移或下移，并将调节后的差分输出信号通过反相器反馈至时钟交点位置检测电路。本发明的电路充分利用整个时钟周期，结合采样开关的阈值电压，并根据实际设计电路的情况及时调节时钟信号交点位置，提高时钟信号的可控性，优化整个电路的性能。(The invention discloses a clock intersection position detection and adjustment circuit, which comprises a clock intersection position detection circuit and a clock intersection position adjustment circuit. The clock intersection point position detection circuit comprises a clock current conversion circuit and a current comparison circuit, wherein the clock current conversion circuit converts the difference of two paths of differential clock signals into differential current signals; the current comparison circuit compares the difference current signal with a reference current and identifies the position of the clock intersection point; the clock intersection position adjusting circuit comprises two paths of adjusting sub-circuits, adjusts the clock intersection to move up or down according to the clock intersection position, and feeds back the adjusted differential output signal to the clock intersection position detecting circuit through the phase inverter. The circuit of the invention fully utilizes the whole clock period, combines the threshold voltage of the sampling switch, and timely adjusts the intersection point position of the clock signal according to the condition of the actually designed circuit, thereby improving the controllability of the clock signal and optimizing the performance of the whole circuit.)

一种时钟交点位置检测和调节电路

技术领域

本发明涉及集成电路，具体涉及一种时钟交点位置检测和调节电路。

背景技术

在大多数集成电路系统中，都需要一个时钟信号控制其工作状态。当需要完全差分的时钟信号来控制不同通道的开和关时，就要求差分时钟信号的交点必须在电源和地之间的某一电位上，并且交点的位置可以根据开关管的阈值电压以及实际设计的需求进行调节。随着采样系统频率越来越高，其采样周期就变得越来越小，故就会增加采样时钟的上升时间和下降时间在单个采样周期中的比例，从而减小单个周期的有效工作时间。

由于时钟信号交点位置的改变大多是由于PMOS和NMOS驱动能力不匹配、输入信号交点位置也会影响产生的时钟信号的交点位置，所以现有技术大多是从解决管子驱动能力的匹配以及保证输入信号交点位置的稳定出发。但是，由于工艺技术的限制，电源电压和温度的变化，时钟信号在电路中的传播以及驱动能力的改变都会影响时钟信号的交点位置，所以仅仅靠匹配管子的驱动能力和保证输入信号的交点位置并不能解决输出时钟信号交点位置偏高或偏低的问题。

发明内容

发明目的：本发明的目的在于提供一种时钟交点位置检测和调节电路，用于解决现有时钟产生电路中管子的驱动能力随着工艺、温度和电源电压的变化而变化、时钟输入信号的交点位置影响得到的时钟信号的交点位置、工艺技术的限制，电源电压和温度的影响以及驱动能力的改变等影响时钟信号交点位置的缺陷。

技术方案：本发明提供了一种时钟交点位置检测和调节电路，包括时钟交点位置检测电路和时钟交点位置调节电路。时钟交点位置检测电路包括时钟电流转换电路和电流比较电路，时钟电流转换电路用于将两路差分时钟信号的差别转换为差别电流信号；电流比较电路用于将差别电流信号与参考电流比较，识别时钟交点位置；时钟交点位置调节电路包括两路调节子电路，用于根据时钟交点位置调节时钟交点上移或下移，并将调节后的差分输出信号通过反相器反馈至时钟交点位置检测电路。

进一步地，时钟电流转换电路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管；

第一PMOS管与第一NMOS管的栅极连接作为时钟交点位置检测电路的第一输入端；第二PMOS管与第二NMOS管的栅极连接作为时钟交点位置检测电路的第二输入端；

第一PMOS管的源极接电源，其漏极接第二PMOS管的源极；第二NMOS管的源极接地，其漏极接第一NMOS管的源极；第一NMOS管的漏极与第二PMOS管的漏极相连，作为差别电流信号的输出端。

进一步地，电流比较电路包括电流放大器和检测电容；电流放大器的正相输入端接差别电流信号的输出端；电流放大器的反相输入端接一参考电源，参考电源接地；电流放大器的输出端通过检测电容接地。

进一步地，时钟交点位置调节电路包括第一调节子电路和第二调节子电路，二者输入端分别连接电流放大器的输出端，对两路差分时钟信号进行交点位置调节。

进一步地，第一调节子电路包括第三PMOS管、第五PMOS管和第三NMOS管；第三PMOS管与第五PMOS管并联，其源极相连接入电源，漏极相连并与第三NMOS管的漏极连接，作为第一反馈节点；第三NMOS管的源极接地，其栅极与第五PMOS管的栅极连接，作为第一路待调节时钟信号的输入端；

第二调节子电路包括第四PMOS管、第六PMOS管和第四NMOS管；第四PMOS管和第六PMOS管并联，其源极相连接入电源，漏极相连并与第四NMOS管的漏极连接，作为第二反馈节点；第四NMOS管的源极接地，其栅极与第六PMOS管的栅极连接，作为第二路待调节时钟信号的输入端；

第三PMOS管的栅极和第四PMOS管的栅极相接，并与电流放大器的输出端连接。

进一步地，时钟交点位置调节电路还包括第一反馈子电路和第二反馈子电路。第一反馈子电路包括第一反相器，第一反相器的输入端接第一反馈节点，输出端接时钟交点位置检测电路的第一输入端；第二反馈子电路包括第二反相器，第二反相器的输入端接第二反馈节点，输出端接时钟交点位置检测电路的第二输入端。

有益效果：与现有技术相比，本发明的电路可检测并可调节差分时钟信号交点，考虑到时钟交点对采样周期有效工作时间的重要性，增大了单个周期的有效工作时间，充分利用整个时钟周期，结合采样开关的阈值电压，解决了由于工艺、温度、电源电压等不理想因素造成的时钟交点不稳定的现象，并且可以根据实际设计电路的情况及时调节时钟信号交点的位置，提高时钟信号的可控性，优化整个电路的性能。

附图说明

图1为本发明的电路原理图；

图2为本发明实施例中交点位置调节仿真图；

图3为本发明实施例中交点调节控制电压的仿真图。

具体实施方式

下面结合附图和实施例对本发明做进一步描述：

本申请提供了一种时钟交点位置检测和调节电路，如图1所示，包括时钟交点位置检测电路和时钟交点位置调节电路。时钟交点位置检测电路包括时钟电流转换电路101和电流比较电路102，时钟电流转换电路101用于将两路差分时钟信号的差别转换为差别电流信号。电流比较电路102用于将差别电流信号与参考电流比较，识别时钟交点位置。时钟交点位置调节电路包括两路调节子电路103和两路反馈子电路104，用于根据时钟交点位置调节时钟交点上移或下移，并将调节后的差分输出信号通过反相器反馈至时钟交点位置检测电路。

时钟电流转换电路101包括第一PMOS管M_p1、第二PMOS管M_p2、第一NMOS管M_n1、第二NMOS管M_n2；

第一PMOS管M_p1与第一NMOS管M_n1的栅极连接作为时钟交点位置检测电路的第一输入端Clkp；第二PMOS管M_p2与第二NMOS管M_n2的栅极连接作为时钟交点位置检测电路的第二输入端Clkn；

第一PMOS管M_p1的源极接电源，其漏极接第二PMOS管M_p2的源极；第二NMOS管M_n2的源极接地，其漏极接第一NMOS管的源极M_n1；第一NMOS管M_n1的漏极与第二PMOS管M_p2的漏极相连，作为差别电流信号的输出端。

电流比较电路102包括电流放大器和检测电容C₁；电流放大器的正相输入端接差别电流信号的输出端；电流放大器的反相输入端接一参考电源I₁，参考电源I₁接地；电流放大器的输出端通过检测电容C₁接地。

两路调节子电路103包括第一调节子电路和第二调节子电路。第一调节子电路包括第三PMOS管M_p3、第五PMOS管M_p5和第三NMOS管M_n3；第三PMOS管M_p3与第五PMOS管M_p5并联，其源极相连接入电源VCC，漏极相连并与第三NMOS管M_n3的漏极连接，作为第一反馈节点Clkp2；第三NMOS管M_n3的源极接地，其栅极与第五PMOS管M_p5的栅极连接，作为第一路待调节时钟信号的输入端Clkp1。

第二调节子电路包括第四PMOS管M_p4、第六PMOS管M_p6和第四NMOS管M_n4；第四PMOS管M_p4和第六PMOS管M_p6并联，其源极相连接入电源VCC，漏极相连并与第四NMOS管M_n4的漏极连接，作为第二反馈节点Clkn2；第四NMOS管M_n4的源极接地，其栅极与第六PMOS管M_p6的栅极连接，作为第二路待调节时钟信号的输入端Clkn1。

第三PMOS管M_p3的栅极和第四PMOS管M_p4的栅极相接，并与电流放大器的输出端连接。

时钟交点位置调节电路还包括第一反馈子电路和第二反馈子电路。第一反馈子电路包括第一反相器INV1，第一反相器INV1的输入端接第一反馈节点Clkp2，输出端接时钟交点位置检测电路的第一输入端Clkp；第二反馈子电路包括第二反相器INV2，第二反相器的输入端接第二反馈节点Clkn2，输出端接时钟交点位置检测电路的第二输入端Clkn。

工作原理：由于时钟跳变沿的时间宽度很小，很难精确测量时钟交点的位置。鉴于时钟跳变时存在短路电流，可利用该短路电流来确定交点的位置，将交点的位置信息转化为电流信息。如图1所示，当Clkp和Clkn的时钟交点位置偏低时，M_p1和M_p2导通的时间比M_n1和M_n2导通的时间长，而且流过PMOS管M_p1和M_p2的电流大于流过NMOS管M_n1和M_n2的电流；该电流差通过电流放大器对电容C₁充电；同理，当Clkp和Clkn的交点位置偏高时，M_p1和M_p2导通的时间比M_n1和M_n2导通的时间短，则流过PMOS管M_p1和M_p2的电流小于流过NMOS管M_n1和M_n2的电流，该电流差通过电流放大器对电容C₁放电。通过以上过程，实现时钟信号交点位置检测。

使用时，将外部电路的输入连接至本申请电路的第一输入端和第二输入端，将外部电路输出的待检测调节的两路差分信号分别通过第一路待调节时钟信号的输入端Clkp1和第二路待调节时钟信号的输入端Clkn1输入本申请的时钟交点位置检测和调节电路(此处将外部待检测调节的两路差分信号成为时钟信号Clkp1和Clkn1)。本申请的电路上电是，时钟信号Clkp1和Clkn1的交点位置偏高时，Clkp2和Clkn2分别经过时钟交点位置调节电路本身以及反相器INV1和INV2的二次反相，反馈得到的第一输入端Clkp和第二输入端Clkn信号的交点位置与Clkp1和Clkn1基本一致，即偏高，NMOS管M_n1和M_n2的导通时间比PMOS管M_p1和M_p2的导通时间长，且流过NMOS的电流大于流过PMOS的电流，使得电容C₁放电，使得M_p3和M_p4管子的驱动能力增强，从而时钟信号的上升时间减小，下降时间增大，时钟交点位置调节电路的第一反馈节点输出信号Clkp2和第二反馈节点Clkn2的时钟交点位置上移。差分输出时钟信号Clkp2和Clkn2分别输入反相器INV1和INV2，Clkp和Clkn信号的交点位置下移，低于原Clkp1和Clkn1的交点位置。将外部电路的Clkp和Clkn作为外部电路的输入信号，该电路的输出信号即为Clkp1和Clkn1，因为此时的时钟信号交点位置偏低，故还要经过上述检测和调整电路，直到将Clkp和Clkn信号的交点位置调到中点时，完成交点位置的调整。

同理，时钟信号Clkp1和Clkn1的交点位置偏低时，Clkp2和Clkn2分别经过时钟交点位置调节电路本身以及反相器INV1和INV2的反相，得到的Clkp和Clkn信号的交点位置依旧偏低，故PMOS管M_p1和M_p2的导通时间比NMOS管M_n1和M_n2的导通时间长，且流过PMOS管M_p1和M_p2的电流大于流过NMOS管M_n1和M_n2的电流，使得电容C₁充电，导致M_p3和M_p4管子的驱动能力减弱，使得时钟信号的上升时间增大，下降时间减小，时钟交点位置调节电路的第一反馈输出Clkp2和第二反馈输出Clkn2的时钟交点位置下移，经过INV1和INV2反相，Clkp和Clkn时钟信号的交点位置上移，交点位置高于Clkp1和Clkn1的交点位置。Clkp和Clkn作为外部电路的输入信号，该电路的输出信号即为Clkp1和Clkn1，因为此时的时钟信号交点位置偏高，故还要经过上述检测和调整电路，多次循环，直至将Clkp和Clkn信号的交点位置调到中点时，完成交点位置的调整。

如图2所示，以输入差分时钟信号Clkp1(图中实线)和Clkn1(图中虚线)的时钟交点位置较低为例，经过时钟交点位置检测和调节电路调节以后，得到的第一输入端和第二输入端出测量的调节后输出信号Clkp(图中实线)和Clkn(图中虚线)的时钟交点位置在中间。如图3所示，将时钟交点调节到中间后，电容C₁两端的电压稳定不变。

以上具体实施例应理解为仅用于说明本发明而不是用于限制本发明的保护范围，在阅读本发明记载的内容之后，技术人员可以对本发明做各种改动或参数修改，这些等效变化和修饰同样落入本发明权利要求书所限定的范围。