具体实施方式

图1展示高到低电平移位器100的实例，其转化来自低于电源电压域的电压域的传入信号。电平移位器100包含NMOS晶体管MN1、MN2、MN3及MN4、PMOS晶体管MP1及MP2以及反相器102、104及106。由于输入信号处于高于输出信号(OUT_HV2)的电压域的电压域中，出于可靠性原因，MN1及MN2是高电压晶体管，且因此MN1及MN2的阈值电压高于MN3、MN4、MP1及MP2的阈值电压。MP1及MP2的源极经连接到电源电压节点110(VDDHV2)。MP1的漏极在节点N1处连接到MN3的漏极，且MP2的漏极在节点N2处连接到MN4的漏极。MN3的源极经连接到MN1的漏极，且MN4的源极经连接到MN2的漏极。MN1及MN2的源极经连接到接地节点115。MP1的栅极经连接到N2，且MP2的栅极经连接到N1。MN3及MN4的栅极经连接在一起并接收启用(EN1)输入信号。当EN1被确立为高时，MN3及MN4两者都接通；否则，在EN1低的情况下，MN3及MN4两者都关断，且电平移位器被停用。MN1的栅极经配置以接收输入信号IN_HV1。反相器102使IN_HV1反相以驱动MN2的栅极。如此，MN1及MN2中的仅一者在任何时间点上接通。串联连接的反相器104及106经连接到N2，且反相器106的输出提供来自电平移位器100的输出信号OUT_HV2。

当IN_HV1高时，OUT_HV2也高，且当IN_HV1低时，OUT_HV2也低。然而，当高时，IN_HV1处于与OUT_HV2不同的电压。OUT_HV2的电压电平通常低于IN_HV1的电压电平(尽管在一些情况下，OUT_HV2高于IN_HV1)。VDDHV2是电平移位器100的电源电压，并指示OUT_HV2的电压电平。当IN_HV1是逻辑高时，MN1接通且MN2关断。在EN1被确立为高的情况下，MN3及MN4两者都接通。在MN1及MN3接通的情况下，N1被拉低到接地。当N1上的电压驱动MP2的栅极时，MP2的栅极到源极电压(VGS)足够高以接通MP2。在MP2接通的情况下，N2被拉高到VDDHV2，且因此OUT_HV2也是VDDHV2。相反，当IN_HV1是逻辑低时，MN1关断且MN2接通。在MN2及MN4接通的情况下，N2被拉低到接地，且因此OUT_HV2也低。当N2上的电压驱动MP1的栅极时，MP1的VGS足够高以接通MP1。在MP1接通的情况下，N1被拉高，这继而关断MP2。

NMOS装置MN1及MN2必须足够“强”以致使MP1及MP2的漏极在IN_HV1在低与高之间转变时放电。例如，如上文所解释，如果IN_HV1当前低，那么MN2、MN4及MP1接通。在此状态下，N1朝向VDDHV2被拉高。在IN_HV1从低到高的转变期间，MN1接通，且MP1的漏极上的电荷应穿过MN3及MN1放电到接地。为了MP1的漏极放电，穿过MN1的漏极电流(I1)应大于穿过MP1的漏极电流(I2)。I1是I2与来自MP1的漏极的放电电流的总和(MP1的源极到漏极表示在MN1关断时充电，且然后在MN1接通时放电的电容)。

穿过MOS晶体管的漏极电流至少部分地是其VGS与其大小(大小指代晶体管的沟道宽度(W)与沟道长度(L)的比)的函数。在正常操作条件下，MN1及MN2的VGS高于MP1的VGS，且可容易地拉低MP1及MP2的漏极上的电压。在电平移位器经启用用于VDDHV1的较低电压值(接近MN1及MN2的阈值电压)的条件下，MN1及MN2在其相应的输入变为逻辑高时弱得多(与较高电压下的VDDHV1相比)。在此后一种条件中(VDDHV1的低值)，由于VDDHV1小于VDDHV2，所以当IN_HV1从低转变为高时，MP1的VGS大于MN1的VGS。因此，为了使MP1的漏极放电，MN1的大小必须大体上大于MP2的大小，使得MN1的漏极电流将大于MP1的漏极电流，这继而将导致N1放电。因此，在图1的100的实例电平移位器中，通过使MN1大于MP1来解决此问题。针对IN_HV1的高到低转变，在电平移位器100的右手侧上存在相同的问题，这导致MN2接通以试图使MP2的漏极放电。本设计中的MN1及MN2大于MP1及MP2。因此，对于图1的电平移位器100存在大小损失。进一步来说，漏电流及平均切换电流也相当大。

图2展示解决上述问题的电平移位器200的实例。电平移位器200包含NMOS晶体管MN1、MN2及MN3A、PMOS晶体管MP1、MP2、MP3及MP4以及反相器202、204及206。MP1及MP2的源极经连接到电源电压节点110(VDDHV2)。MP1的漏极在中间节点int3处连接到MP3的源极，且MP2的漏极在中间节点int4处连接到MP4的源极。MP3的漏极在中间节点int1处连接到MN1的漏极，且MP4的漏极在中间节点int2处连接到MN2的漏极。MN1及MN2的源极经连接到MN3A的漏极。MN3的源极经连接到接地节点115，且启用信号EN2经提供到MN3A的栅极以启用电平移位器100的操作。EN2高(例如，大于MN3A的阈值电压)导致MN3A接通，且EN2低(例如，接地电势)导致MN3A关断。电平移位器200在EN2确立为高时的情况下启用，否则停用。

MP1的栅极经连接到int2，且MP2的栅极经连接到int1。MP3及MN1的栅极经连接在一起并接收IN_HV1。反相器202使IN_HV1反相以驱动也连接在一起的MP4及MN2的栅极。串联连接的反相器204及206经连接到int2，且反相器206的输出提供来自电平移位器200的输出信号OUT_HV2。

当IN_HV1高时，OUT_HV2也高，且反之亦然。然而，当高时，IN_HV1处于与OUT_HV2不同的电压。OUT_HV2的电压电平可高于或低于IN_HV1的电压电平。VDDHV2是电平移位器200的电源电压，并指示OUT_HV2的电压电平。当IN_HV1是逻辑高时，MN1接通，且MN2及MP3关断。在MN1接通的情况下，in1被拉低到接地。当int1上的电压驱动MP2的栅极时，MP2的VGS足够高以接通MP2。在MP2接通的情况下，MP4的源极电压升高，从而导致MP4接通。因此，int2被拉高到VDDHV2，且OUT_HV2也因此被拉高到VDDHV2。相反，当IN_HV1是逻辑低时，MN2接通。在MN2接通的情况下，int2被拉低到接地，且因此OUT_HV2也低。当int2上的电压驱动MP1的栅极时，MP1的VGS足够高以接通MP1。在MP1接通的情况下，MP3也接通，且int1被拉高，这继而关断MP2。

图2的实例中的MP3及MP4用于将输入NMOS晶体管MN1及MN2与交叉耦合的PMOS晶体管MP1及MP2隔离。当IN_HV1为0时，MN1关断，且MP1及MP3接通。在IN_HV1从低转变为高时，MN1接通，且MP3关断。如此，MN1只需要吸收足够的电流来使MP3的漏极放电。在MP3另外关断的情况下，没有电流从MP1流过MP3。与图1的电平移位器100相反，MP3及MP4减少或完全消除MN1与MP1之间及MN2与MP2之间的驱动冲突。

取代让图1中的MN3及MN4作为启用晶体管，在图2中，所述特征已用在MN1、MN2的源极与接地节点115之间连接的单尾晶体管MN3A来实施。使用单尾晶体管MN3A(对比图1中的两个晶体管MN3及MN4)提供面积好处，以及来自共模噪声的改进的性能，因为电平移位器200是完美差分的。

在图2的实例中，当MN2接通时(当IN_HV1从高转变为低时)，MP4关断。那时，MP4不主动地将中间节点int4拉低。通过使到反相器204的输入连接到中间节点int2而不是中间节点int4来解决此问题。然而，如果使用中间节点int2而不是中间节点int4，那么OUT_HV2的上升转变将较慢。

图3展示电平移位器300的实例，其包含NMOS晶体管MN1、MN2、MN3A、MN5及MN6、PMOS晶体管MP1、MP2、MP3及MP4以及反相器302、304及306。MP1及MP2的源极经连接到电源电压节点110(VDDHV2)。MP1的漏极在中间节点int3处连接到MP3的源极，且MP2的漏极在中间节点int4处连接到MP4的源极。MP3的漏极在中间节点int1处连接到MN1的漏极，且MP4的漏极在中间节点int2处连接到MN2的漏极。MN1及MN2的源极经连接到MN3A的漏极。MN3的源极经连接到接地节点115，且启用信号EN2经提供到MN3A的栅极以启用电平移位器100的操作。如上文所描述，EN2高导致MN3A接通，且EN2低导致MN3A关断。电平移位器300在EN2确立为高的情况下启用，否则停用。

中间节点int4经连接到反相器304的输入，且反相器304的输出经连接到反相器306的输入。反相器306的输出提供来自电平移位器300的输出信号OUT_HV2。

与图2的情况一样，图3的实例中的MP3及MP4用于将输入NMOS晶体管MN1及MN2与交叉耦合的PMOS晶体管MP1及MP2隔离。当IN_HV1为0时，MN1关断，且MP1及MP3接通。在IN_HV1从低转变为高时，MN1接通且MP3关断。如此，MN1只需要吸收足够的电流来使MP3的漏极放电。在MP3另外关断的情况下，没有电流从MP1流过MP3。与图1的电平移位器100相反，MP3及MP4减少或完全消除MN1与MP1之间及MN2与MP2之间的驱动冲突。

MN5的漏极连接到MP1的漏极，并在int3处连接到MP3的源极。MN5的源极连接到MN1的源极。MN6的漏极连接到MP2的漏极，并在int4处连接到MP4的源极。MN6的源极连接到MN2的源极。如上文关于图2所解释，当IN_HV1从高转变为低，从而关断MP4时，中间节点int4未被主动地拉低。通过使串联连接的反相器204及206连接到中间节点int2而不是中间节点int4，在图2的实例电平移位器200中解决此问题，但在进行从低到高的转变时，导致OUT_HV2的较低转换速率。图3中的MN5及MN6解决这个问题。当MN2接通且MP4关断时，MN6接通。如此，中间节点int4上的电荷通过MN6放电到接地，从而快速地将中间节点int4上的电压拉低。当MN1接通且MP3关断时(MN5也接通，从而快速地使中间节点int3放电)，发生相同的动作。作为快速地使中间节点int4放电的结果，MP4的源极上的电压被快速地拉低，这继而导致MP4在IN_HV1的高到低转变期间比在图2的实例中的情况更早地关断。类似地，在MN5在IN_HV1的低到高转变期间接通的情况下，致使MP3在所述转变期间比在图2的实例中另外的情况更早地关断。因此，添加MN5及MN6的优点是双重的。第一，提供到int4及int3的放电路径。第二，改进针对MN1、MP1及针对MN2、MP2的隔离。

图4展示电平移位器400的实例，其包含NMOS晶体管MN1、MN2及MN3A、PMOS晶体管MP1、MP2、MP3、MP4、MP5、MP6、MP7及MP8以及反相器402、404及406。MP1及MP2的源极经连接到电源电压节点110(VDDHV2)。MP1的漏极经连接到MP3的源极，且MP2的漏极经连接到MP4的源极。MP3的漏极在中间节点int1处连接到MN1的漏极，且MP4的漏极在中间节点int2处连接到MN2的漏极。MN1及MN2的源极经连接到MN3A的漏极。MN3的源极经连接到接地节点115，且启用信号EN2经提供到MN3A的栅极以启用电平移位器100的操作。如上文所描述，EN2高导致MN3A接通，且EN2低导致MN3A关断。电平移位器300在EN2确立为高的情况下启用，否则停用。

中间节点int2经连接到反相器404的输入，且反相器404的输出在中间节点int5处连接到反相器406的输入。反相器406的输出提供来自电平移位器400的输出信号OUT_HV2。MP5的栅极经连接到中间节点int5。MP6的栅极经连接到中间节点int2。MP7的栅极经连接到电平移位器400的输出节点(OUT_HV2)。MP8的栅极经连接到中间节点int1。

与图2的情况一样，图3的实例中的MP3及MP4用于将输入NMOS晶体管MN1及MN2与交叉耦合的PMOS晶体管MP1及MP2隔离。当IN_HV1为0时，MN1关断，且MP1及MP3接通。在IN_HV1从低转变为高时，MN1接通且MP3关断。如此，MN1只需要吸收足够的电流来使MP3的漏极放电。在MP3另外关断的情况下，没有电流从MP1流过MP3。与图1的电平移位器100相反，MP3及MP4减少或完全消除MN1与MP1之间及MN2与MP2之间的驱动冲突。

MP7及MP8形成晶体管的上拉堆叠，其可操作以将int2(且因此OUT_HV2)从接地快速地拉到VDDHV2。在这方面，MP7及MP8有助于MP2及MP4的上拉功能性。类似地，MP5及MP6也形成晶体管的上拉堆叠，其可操作以将int1从接地快速地拉到VDDHV2。在这方面，MP5及MP6有助于MP1及MP3的上拉功能性。现在将描述MP7及MP8在IN_HV1从低转变为高时的操作。当IN_HV1从高转变为低时，相同或类似的解释也适用于MP5及MP6。

当IN_HV1低时，MN2、MP3及MP1接通。在MN2接通的情况下，int2低，且通过反相器404及406，OUT_HV2也低。因为OUT_HV2用作到MP7的栅极电压，所以MP7接通。然而，MP8关断，因为中间节点int1通过MP1及MP3为高，其两者都接通。

在IN_HV1从低到高的转变期间，一旦IN_HV1达到MN1的阈值电压，MN1接通，从而将中间节点int1拉低。在int1低的情况下，MP2及MP8两者都接通。MP4也接通。此时，中间节点int2开始经由两个晶体管堆叠充电。一个晶体管堆叠包括MP2及MP4。另一个晶体管堆叠包括MP7及MP8。因此，MP7及MP8有助于快速地将中间节点int2(及因此OUT_HV2)上的电压从接地朝向VDDHV2增加。

当OUT_HV2开始增加时，一旦OUT_HV2从VDDHV2达到一个晶体管阈值电压，MP7的VGS便下降至低于其阈值电压且MP7关断，从而有效地停用MP7/MP8的晶体管堆叠。因此，由于MP7及MP8在IN_HV1的转变阶段的一部分期间的动作，OUT_HV2的上升转变得到改进(即，其转换速率增加)。当IN_HV1从高转变为低时，相同的解释适用于MP5及MP6。

在此描述中，术语“耦合(couple或couples)”意味着间接或直接有线或无线连接。因此，如果第一装置经耦合到第二装置，那么连接可通过直接连接或通过经由其它装置及连接的间接连接。详述“基于”意味着“至少部分基于”。因此，如果X是基于Y，那么X可为Y与任何数量的其它因素的函数。

在所描述的实施例中修改是可能的，且在权利要求的范围内其它实施例是可能的。