阅读说明：本技术 射频装置及其电压产生电路 (Radio frequency device and voltage generating circuit thereof ) 是由 陈智圣 温明轩 于 2018-10-26 设计创作，主要内容包括：一种射频装置及其电压产生电路。所述射频装置包括电压产生电路以及射频电路。电压产生电路用以接收射频信号，以及产生相关于射频信号的至少一偏压电压。射频电路用以接收射频信号。射频电路耦接至电压产生电路，以接收所述偏压电压。所述偏压电压用以操作射频电路的至少一射频传输路径的导通状态。(A radio frequency device and a voltage generating circuit thereof. The radio frequency device comprises a voltage generating circuit and a radio frequency circuit. The voltage generating circuit is used for receiving the radio frequency signal and generating at least one bias voltage related to the radio frequency signal. The radio frequency circuit is used for receiving radio frequency signals. The radio frequency circuit is coupled to the voltage generating circuit to receive the bias voltage. The bias voltage is used for operating the conducting state of at least one radio frequency transmission path of the radio frequency circuit.)

射频装置及其电压产生电路

技术领域

本发明是有关于一种电子电路，且特别是有关于一种射频(radio frequency,RF)装置及其电压产生电路。

现有技术

在许多射频(Radio Frequency，RF)电子产品(例如移动电话、无线传呼机、无线基础设施、卫星通信装置、电视设备以及/或是其他射频产品)中，诸如射频切换器等射频电路是非常重要的元件。一般而言，射频切换器需要偏压电压，所述偏压电压用以操作射频切换器的射频传输路径的导通状态。

发明内容

本发明的实施例提供一种射频装置。所述射频装置包括电压产生电路以及射频电路。电压产生电路用以接收射频信号，以及产生相关于射频信号的至少一偏压电压。射频电路用以接收射频信号。射频电路耦接至电压产生电路，以接收所述偏压电压。其中，所述偏压电压用以操作射频电路的至少一射频传输路径的导通状态。

本发明的实施例提供一种电压产生电路。所述电压产生电路包括一输入端以及至少一输出端。输入端用以接收射频信号。输出端用以产生相关于射频信号的至少一偏压电压给射频电路。其中，所述偏压电压用以操作射频电路的至少一射频传输路径的导通状态。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所示附图作详细说明如下。

附图说明

图1是依照本发明的一实施例所绘示的一种射频装置的电路模块(circuitblock)示意图。

图2是依照本发明的一实施例说明图1所示电压产生电路与射频电路的电路模块示意图。

图3是依照本发明的一实施例说明图2所示整流电路的电路模块示意图。

图4是依照本发明的一实施例说明图2所示电压调整电路的电路模块示意图。

图5是依照本发明的另一实施例说明图2所示电压调整电路的电路模块示意图。

图6是依照本发明的又一实施例说明图2所示电压调整电路的电路模块示意图。

图7是依照本发明的更一实施例说明图2所示电压调整电路的电路模块示意图。

图8是依照本发明的一实施例说明图5与图7所示电压调整电路的电路示意图。

图9是依照本发明的一实施例说明图2所示逻辑电路以及射频传输电路的电路示意图。

图10是依照本发明的另一实施例说明图2所示逻辑电路以及射频传输电路的电路示意图。

【符号说明】

100：射频装置

110：电压产生电路

111：整流电路

112：电压调整电路

120：射频电路

121：逻辑电路

122：射频传输电路

401、402、501、502、503、601、602、603、701、702、703、704：分压元件

911、1011、1013：非门

912、925、927、1012、1014、1025、1027、1035、1037：电阻

921、926、928、1021、1026、1028、1036、1038：电容

922、1022、1032：射频开关

923、1023、1033：偏压电阻

924、1024、1034：开关

C111、C112、C113、C114：电容

D111、D112：二极管

N1、N2：分压节点

R111、R112：电阻

RF1、RF2：射频输出端

RFC：射频信号

VB：偏压电压

Vbias：第一偏压电压

VC、VC1、VC2：控制信号

VCC：系统电压

VPEG、VNEG：辅助电压

VREF：参考电压

VREG：第二偏压电压

具体实施方式

在本案说明书全文(包括权利要求)中所使用的“耦接(或连接)”一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接(或连接)于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以透过其他装置或某种连接手段而间接地连接至该第二装置。另外，凡可能之处，在附图及实施方式中使用相同标号的元件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的元件/构件/步骤可以相互参照相关说明。

图1是依照本发明的一实施例所绘示的一种射频(Radio Frequency，RF)装置100的电路模块(circuit block)示意图。射频装置100包括电压产生电路110以及射频电路120。依照设计需求，射频电路120可以是射频切换器或是具有射频传输路径的其他射频元件/电路。所述射频切换器可以是熟知射频切换器或是其他切换元件/电路。射频电路120接收射频信号RFC。射频电路120的射频传输路径可以决定是否将此射频信号RFC传输给下一级电路(未绘示)。

电压产生电路110的输入端接收射频信号RFC。电压产生电路110的输出端可以产生至少一偏压电压VB。所述偏压电压VB相关于射频信号RFC。射频电路120耦接至电压产生电路110，以接收所述偏压电压VB。所述偏压电压VB用以操作射频电路120的至少一个射频传输路径的导通状态。

图2是依照本发明的一实施例说明图1所示电压产生电路110与射频电路120的电路模块示意图。在图2所示实施例中，电压产生电路110包括整流电路111以及电压调整电路112。整流电路111可以接收射频信号RFC。整流电路111产生相关于射频信号RFC的至少一个辅助电压(例如图1所示VPEG与VNEG中的一者或多者)。举例来说，辅助电压可包括辅助电压VPEG与/或VNEG，所述辅助电压VPEG与/或VNEG可以是经整流后的直流电压，其中所述辅助电压VPEG例如是上半波辅助电压，其相关于射频信号RFC的上半波成份，而所述辅助电压VNEG例如是下半波辅助电压，其相关于射频信号RFC的下半波成份。

电压调整电路112耦接至整流电路111，以接收所述辅助电压VPEG。电压调整电路112可以产生所述偏压电压(即图1所示偏压电压VB)的第一偏压电压Vbias以及/或是第二偏压电压VREG给射频电路120。其中，第一偏压电压Vbias与该第二偏压电压VREG相关于所述辅助电压VPEG，亦即第一偏压电压Vbias与该第二偏压电压VREG相关于射频信号RFC。

在一些实施例中，电压调整电路112可以依据辅助电压VPEG与系统电压VCC产生第一偏压电压Vbias以及/或是第二偏压电压VREG给射频电路120。举例来说，电压调整电路112可以将系统电压VCC与所述辅助电压VPEG中具有较高电压者输出给射频电路120作为第一偏压电压Vbias以及/或是第二偏压电压VREG。所述系统电压VCC可以供电给整个系统的不同元件，其准位可以依照系统设计需求来决定。电压调整电路112的实施范例将稍后利用图4与图6进行说明。

在另一些实施例中，电压调整电路112可以依据辅助电压VPEG与控制信号VC产生第一偏压电压Vbias以及/或是第二偏压电压VREG给射频电路120。所述控制信号VC可以控制射频电路120去决定射频传输路径的导通状态。依照射频电路120的射频传输路径的设计，所述控制信号VC可以包含一个或多个控制信号。举例来说，假设所述控制信号VC包含多个控制信号，则电压调整电路112可以将这些控制信号与所述辅助电压VPEG中具有较高电压者输出给射频电路120作为第一偏压电压Vbias以及/或是第二偏压电压VREG。电压调整电路112的实施范例将稍后利用图5与图7进行说明。

在图2所示实施例中，射频电路120包括逻辑电路121以及射频传输电路122。逻辑电路121耦接至电压产生电路110，以接收所述偏压电压(即图1所示偏压电压VB，例如图2所示Vbias、VREG与VNEG中的一者或多者)。逻辑电路121依据至少一控制信号VC去控制射频传输电路122中的所述射频传输路径的导通状态。射频传输电路122接收射频信号RFC，并可基于逻辑电路121的控制决定是否经由所述射频传输路径传输射频信号RFC。

图3是依照本发明的一实施例说明图2所示整流电路111的电路模块示意图。在图3所示实施例中，整流电路111包括电容C111、二极管D111、电阻R111以及电容C112。电容C111的第一端耦合射频信号RFC。二极管D111的阳极耦接至电容C111的第二端。二极管D111的阴极耦接至参考电压VREF。依照设计需求，此参考电压VREF也可以是接地电压或是其他固定电压。电阻R111的第一端耦接至电容C111的第二端。电阻R111的第二端耦接至电容C112的第一端。电容C112的第二端耦接至参考电压VREF。其中，电阻R111的第二端提供辅助电压VNEG给射频电路120作为所述偏压电压VB的第三偏压电压。

在图3所示实施例中，整流电路111也可以包括电容C113、二极管D112、电阻R112以及电容C114。电容C113的第一端耦合射频信号RFC。二极管D112的阴极耦接至电容C113的第二端。二极管D112的阳极耦接至参考电压VREF。电阻R112的第一端耦接至电容C113的第二端。电阻R112的第二端耦接至电容C114的第一端。电容C114的第二端耦接至参考电压VREF。其中，电阻R112的第二端提供辅助电压VPEG给电压调整电路112。在一实施例中，辅助电压VPEG为正电压，而辅助电压VNEG为负电压。

图4是依照本发明的一实施例说明图2所示电压调整电路112的电路模块示意图。在图4所示实施例中，电压调整电路112包括分压元件401与分压元件402。依照设计需求，分压元件401或分压元件402各自可以包括一个电阻、一个电阻串、一个二极管或是一个二极管串。分压元件401的第一端耦接至整流电路111，以接收辅助电压VPEG。分压元件402的第一端接收系统电压VCC。分压元件402的第二端耦接至分压元件401的第二端。其中，分压元件401的第二端可以提供第二偏压电压VREG给射频电路120。因此，当辅助电压VPEG尚未备妥时(亦即射频信号RFC不存在，或是射频信号RFC的电压不足)，系统电压VCC可以被选择以产生第二偏压电压VREG。当辅助电压VPEG已备妥时，辅助电压VPEG可以被选择以产生第二偏压电压VREG。

图5是依照本发明的另一实施例说明图2所示电压调整电路112的电路模块示意图。电压调整电路112包括分压元件501、分压元件502与分压元件503。分压元件501的第一端耦接至整流电路111，以接收所述辅助电压VPEG。在图5所示实施例中，控制信号VC包含二个控制信号VC1与VC2。在其他实施例中，控制信号VC可以被类推为更多个控制信号，因此电压调整电路112可以配置更多个分压元件以分别接收这些控制信号。

依照设计需求，分压元件501、分压元件502或分压元件503各自可以包括一个电阻、一个电阻串、一个二极管或是一个二极管串。分压元件502的第一端接收控制信号VC1。分压元件502的第二端耦接至分压元件501的第二端。分压元件503的第一端接收控制信号VC2。分压元件503的第二端耦接至分压元件501的第二端。其中，分压元件501的第二端提供第二偏压电压VREG给射频电路120。因此，当辅助电压VPEG尚未备妥时，控制信号VC1与/或控制信号VC2可以被选择以产生第二偏压电压VREG。当辅助电压VPEG已备妥时，辅助电压VPEG可以被选择以产生第二偏压电压VREG。

图6是依照本发明的又一实施例说明图2所示电压调整电路112的电路模块示意图。在图6所示实施例中，电压调整电路112包括分压元件601、分压元件602以及分压元件603。分压元件601、分压元件602或分压元件603各自可以包括一个电阻、一个电阻串、一个二极管或是一个二极管串。

分压元件601的第一端耦接至整流电路111，以接收所述辅助电压VPEG。分压元件601的第二端耦接至分压节点N1。分压节点N1提供第一偏压电压Vbias给射频电路120。分压元件602的第一端接收系统电压VCC。分压元件602的第二端耦接至分压节点N1。分压元件603的第一端耦接至分压节点N1。分压元件603的第二端耦接至参考电压VREF。因此，当辅助电压VPEG尚未备妥时，系统电压VCC可以被分压以产生第一偏压电压Vbias。当辅助电压VPEG已备妥时，辅助电压VPEG可以被分压以产生第一偏压电压Vbias。

图7是依照本发明的更一实施例说明图2所示电压调整电路112的电路模块示意图。在图7所示实施例中，电压调整电路112包括分压元件701、分压元件702、分压元件703以及分压元件704。依照设计需求，分压元件701、分压元件702、分压元件703或分压元件704各自可以包括一个电阻、一个电阻串、一个二极管或是一个二极管串。分压元件701的第一端耦接至整流电路111，以接收所述辅助电压VPEG。在图7所示实施例中，控制信号VC包含二个控制信号VC1与VC2。在其他实施例中，控制信号VC可以被类推为更多个控制信号，因此电压调整电路112可以配置更多个分压元件以分别接收这些控制信号。

分压元件702的第一端接收控制信号VC1。分压元件703的第一端接收控制信号VC2。分压元件701的第二端、分压元件702的第二端与分压元件703的第二端共同耦接至分压节点N2。分压节点N2提供第一偏压电压Vbias给射频电路120。分压元件704的第一端耦接至分压节点N2。分压元件704的第二端耦接至参考电压VREF。因此，当辅助电压VPEG尚未备妥时，控制信号VC1与/或控制信号VC2可以被分压以产生第一偏压电压Vbias。当辅助电压VPEG已备妥时，辅助电压VPEG可以被分压以产生第一偏压电压Vbias。

图8是依照本发明的一实施例说明图5与图7所示电压调整电路112的电路示意图。在图8所示实施例中，分压元件501、分压元件502或分压元件503各自可以包括一个二极管，分压元件701、分压元件702、分压元件703或分压元件704各自可以包括一个二极管串。因此，第一偏压电压Vbias与第二偏压电压VREG相关于辅助电压VPEG，亦即第一偏压电压Vbias与第二偏压电压VREG相关于射频信号RFC。其中，第一偏压电压Vbias的准位低于第二偏压电压VREG的准位。

图9是依照本发明的一实施例说明图2所示逻辑电路121以及射频传输电路122的电路示意图。在图9所示实施例中，逻辑电路121包括非门(Not gate)911以及电阻912。非门911的输入端接收所述控制信号VC。非门911的输出端耦接至电阻912的第一端。电阻912的第二端耦接至射频传输电路122的射频开关922的控制端。其中，电阻912可以用来阻隔输入端的射频信号RFC耦合至非门911，避免射频信号RFC影响非门911的操作。在图9所示实施例中，非门911的电源端耦接电压产生电路110以接收第二偏压电压VREG，而非门911的参考电压端耦接电压产生电路110以接收第三偏压电压(辅助电压VNEG)。在一实施例中，第二偏压电压VREG为正电压，而所述第三偏压电压(辅助电压VNEG)为负电压。在另一些实施例中，非门911的电源端接收第二偏压电压VREG，而非门911的参考电压端耦接至参考电压VREF，例如是接收接地电压(亦即0伏特)。在又一些实施例中，非门911的电源端可以接收系统电压VCC，而非门911的参考电压端可以耦接电压产生电路110以接收第三偏压电压VNEG。

在图9所示实施例中，射频传输电路122可以作为一个单刀单掷开关。射频传输电路122包括电容921、射频开关922、偏压电阻923、开关924、电阻925、电容926以及电阻927。电容921的第一端耦合射频信号RFC。电容921的第二端耦接至射频开关922的第一端。电容921可以阻隔直流电流，但对于交流信号并没有明显的影响。射频开关922的第二端经由电容928耦接至射频传输电路122的射频输出端RF1。电容928可以阻隔直流电流，但对于交流信号并没有明显的影响。射频开关922的控制端耦接至逻辑电路121的电阻912的第二端。偏压电阻923的第一端耦接至电压产生电路110，以接收所述第一偏压电压Vbias并提供至射频开关922及/或开关924。偏压电阻923的第二端耦接至射频开关922的第二端。

当控制信号VC为高逻辑电压时，射频开关922的控制端的电压为负电压(辅助电压VNEG)。因此，射频开关922的栅源极电压远小于射频开关922的阈值电压，确保射频开关922是被关断(turn off)的。当控制信号VC为低逻辑电压时，射频开关922的控制端的电压为正电压(第二偏压电压VREG)。由于第一偏压电压Vbias的准位低于第二偏压电压VREG的准位，因此确保射频开关922是被导通(turn on)的。当射频开关922导通时，射频开关922提供所述射频传输路径，以便将此射频信号RFC传输给下一级电路(未绘示)。

开关924的第一端耦接至射频开关922的第二端。开关924的栅极经由电阻925受控于控制信号VC。当控制信号VC为高逻辑电压时，开关924是被导通的，以提供将射频信号RFC导引至参考电压VREF的分流(shunt)路径。当控制信号VC为低逻辑电压时，开关924是被关断的，以避免将射频信号RFC泄漏至参考电压VREF。电容926的第一端耦接至开关924的第二端。电容926的第二端耦接至参考电压VREF。电阻927的第一端耦接至开关924的第二端。电阻927的第二端耦接至电压产生电路110，以接收第一偏压电压Vbias并提供至开关924。

图10是依照本发明的另一实施例说明图2所示逻辑电路121以及射频传输电路122的电路示意图。在图10所示实施例中，射频传输电路122可以作为一个单刀双掷开关，亦即射频传输电路122可以选择性地提供两个射频传输路径。依照图9与图10所示，射频传输电路122在其他实施例中可以被类推而具有更多个射频传输路径。在图10所示实施例中，控制信号VC包含二个控制信号VC1与VC2。在其他实施例中，控制信号VC可以被类推为更多个控制信号。

在图10所示实施例中，逻辑电路121包括非门1011、电阻1012、非门1013以及电阻1014。非门1011的输入端接收所述控制信号VC1。非门1011的输出端耦接至电阻1012的第一端。电阻1012的第二端耦接至射频传输电路122的射频开关1022的控制端。非门1013的输入端接收所述控制信号VC2。非门1013的输出端耦接至电阻1014的第一端。电阻1014的第二端耦接至射频传输电路122的射频开关1032的控制端。其中，电阻1012、1014可以用来阻隔输入端的射频信号RFC耦合至非门1011、1013，避免射频信号RFC影响非门1011、1013的操作。

在图10所示实施例中，非门1011的电源端与非门1013的电源端耦接电压产生电路110以接收第二偏压电压VREG，而非门1011的参考电压端与非门1013的参考电压端耦接电压产生电路110以接收第三偏压电压(辅助电压VNEG)。一般而言，第二偏压电压VREG为正电压，而所述第三偏压电压(辅助电压VNEG)为负电压。在另一些实施例中，非门1011的电源端与非门1013的电源端接收第二偏压电压VREG，而非门1011的参考电压端与非门1013的参考电压端接收接地电压(亦即0伏特)。在又一些实施例中，非门1011的电源端与非门1013的电源端可以接收系统电压VCC，而非门1011的参考电压端与非门1013的参考电压端可以耦接电压产生电路110以接收第三偏压电压VNEG。

在图10所示实施例中，射频传输电路122包括电容1021、射频开关1022、偏压电阻1023、开关1024、电阻1025、电容1026、电阻1027、射频开关1032、偏压电阻1033、开关1034、电阻1035、电容1036以及电阻1037。电容1021的第一端耦合射频信号RFC。电容1021的第二端耦接至射频开关1022的第一端与射频开关1032的第一端。射频开关1022的第二端经由电容1028耦接至射频传输电路122的射频输出端RF1。电容1028可以阻隔直流电流，但对于交流信号并没有明显的影响。射频开关1022的控制端耦接至逻辑电路121的电阻1012的第二端。偏压电阻1023的第一端耦接至电压产生电路110，以接收所述第一偏压电压Vbias并提供至射频开关1022及/或开关1024。偏压电阻1023的第二端耦接至射频开关1022的第二端。射频开关1032的第二端经由电容1038耦接至射频传输电路122的射频输出端RF2。电容1038可以阻隔直流电流，但对于交流信号并没有明显的影响。射频开关1032的控制端耦接至逻辑电路121的电阻1014的第二端。偏压电阻1033的第一端耦接至电压产生电路110，以接收所述第一偏压电压Vbias并提供至射频开关1032及/或开关1034。偏压电阻1033的第二端耦接至射频开关1032的第二端。

当控制信号VC1为高逻辑电压时，控制信号VC2为低逻辑电压。此时，射频开关1022的控制端的电压为负电压(辅助电压VNEG)。因为射频开关1022的栅源极电压远小于射频开关1022的阈值电压，因此可以确保射频开关1022是被关断的。当控制信号VC2为低逻辑电压时，射频开关1032的控制端的电压为正电压(第二偏压电压VREG)。由于第一偏压电压Vbias的准位低于第二偏压电压VREG的准位，因此确保射频开关1032是被导通的。当射频开关1032导通时，射频开关1032可以提供射频传输路径，以便将此射频信号RFC传输给下一级电路(未绘示)。

当控制信号VC1为低逻辑电压时，控制信号VC2为高逻辑电压。此时，射频开关1022的控制端的电压为正电压(第二偏压电压VREG)。由于第一偏压电压Vbias的准位低于第二偏压电压VREG的准位，因此确保射频开关1022是被导通的。当射频开关1022导通时，射频开关1022可以提供射频传输路径，以便将此射频信号RFC传输给下一级电路(未绘示)。当控制信号VC2为高逻辑电压时，射频开关1032的控制端的电压为负电压(辅助电压VNEG)。因为射频开关1032的栅源极电压远小于射频开关1032的阈值电压，因此可以确保射频开关1032是被关断的。

开关1024的第一端耦接至射频开关1022的第二端。开关1024的栅极经由电阻1025受控于控制信号VC1。开关1034的第一端耦接至射频开关1032的第二端。开关1034的栅极经由电阻1035受控于控制信号VC2。当控制信号VC1为高逻辑电压时，控制信号VC2为低逻辑电压。此时，开关1024是被导通的，以提供将射频信号RFC导引至参考电压VREF的分流(shunt)路径，而开关1034则是被关断的，以避免将射频信号RFC泄漏至参考电压VREF。当控制信号VC1为低逻辑电压时，控制信号VC2为高逻辑电压。此时，开关1024是被关断的，以避免将射频信号RFC泄漏至参考电压VREF，而开关1034是被导通的，以提供将射频信号RFC导引至参考电压VREF的分流(shunt)路径。

电容1026的第一端耦接至开关1024的第二端。电容1026的第二端耦接至参考电压VREF。电阻1027的第一端耦接至开关1024的第二端。电阻1027的第二端耦接至电压产生电路110，以接收第一偏压电压Vbias并提供至开关1024。电容1036的第一端耦接至开关1034的第二端。电容1036的第二端耦接至参考电压VREF。电阻1037的第一端耦接至开关1034的第二端。电阻1037的第二端耦接至电压产生电路110，以接收第一偏压电压Vbias并提供至开关1034。

综上所述，本发明诸实施例所述射频装置100包含电压产生电路110与射频电路120。电压产生电路110可以产生相关于射频信号RFC的偏压电压VB给射频电路120。依照设计需求，偏压电压VB可以包括第一偏压电压Vbias、第二偏压电压VREG与第三偏压电压(辅助电压VNEG)中的一者或多者。射频电路120使用此偏压电压VB来操作射频电路120的射频传输路径的导通状态，以便选择性地将射频信号RFC传输给下一级电路(未绘示)。

虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视后附的权利要求所界定者为准。