阅读说明：本技术 一种应用于10kv中压载波系统的信号接收电路 (Signal receiving circuit applied to 10KV medium-voltage carrier system ) 是由 徐剑英 闫庆鑫 季册 于 2021-01-26 设计创作，主要内容包括：本发明公开了一种应用于10kV中压载波系统的信号接收电路,包括端口防护和耦合电路、自动增益控制电路、有源滤波电路、信号转换电路、模拟数字采样电路、FPGA混频电路、FPGA带通滤波电路；端口防护和耦合电路的输出与自动增益控制电路的输入相连,自动增益控制电路的输出与有源滤波电路的输入相连,有源滤波电路的输出与信号转换电路的输入相连,信号转换电路的输出与模拟数字采样电路的输入相连,模拟数字采样电路的输出与FPGA混频电路的输入相连,FPGA混频电路的输出与FPGA带通滤波电路的输入相连。通过有效的带外抑制、模拟数字信号处理,达到收敛接收端信号星座图的目的,此种方法免于使用带通滤波器和模拟混频器件,降低成本的同时也提升了接收灵敏度。(The invention discloses a signal receiving circuit applied to a 10kV medium-voltage carrier system, which comprises a port protection and coupling circuit, an automatic gain control circuit, an active filter circuit, a signal conversion circuit, an analog-digital sampling circuit, an FPGA (field programmable gate array) mixing circuit and an FPGA band-pass filter circuit, wherein the port protection and coupling circuit is connected with the automatic gain control circuit; the output of the port protection and coupling circuit is connected with the input of the automatic gain control circuit, the output of the automatic gain control circuit is connected with the input of the active filter circuit, the output of the active filter circuit is connected with the input of the signal conversion circuit, the output of the signal conversion circuit is connected with the input of the analog-digital sampling circuit, the output of the analog-digital sampling circuit is connected with the input of the FPGA mixing circuit, and the output of the FPGA mixing circuit is connected with the input of the FPGA band-pass filter circuit. The purpose of converging the signal constellation diagram of the receiving end is achieved through effective out-of-band rejection and analog digital signal processing, the method avoids using a band-pass filter and an analog mixing device, the cost is reduced, and meanwhile the receiving sensitivity is improved.)

一种应用于10KV中压载波系统的信号接收电路

技术领域

本发明涉及10kV中压配电领域，特别涉及一种应用于10kV中压载波系统的信号接收电路。

背景技术

10kV中压电力线载波通信以输电线路为载波信号的传输媒介，载波信号通过耦合设备将载波信号传输到载波接收电路。可以说，利用输电线路进行信息传播，降低了架设专有信道的成本，但输电线路并非理想通信介质，其受用电侧设备的噪声和阻抗影响很大，因此，10kV 中压载波的接收电路的设计优良程度对整体通信系统的稳定性非常重要。

目前来说，对于接收部分，有多种设计组合，例如，可以将滤波电路放在自动增益控制电路前端，但此种方式信号接收灵敏度较低；也可以选用混频电路，但会增加成本。

发明内容

本发明提供了一种应用于10kV中压载波系统的信号接收电路，能够通过有效的带外抑制、模拟数字信号处理，达到收敛接收端信号星座图的目的，此种方法免于使用带通滤波器和模拟混频器件，降低成本的同时也提升了接收灵敏度。

本发明的目的可以通过以下技术方案来实现：

一种应用于10kV中压载波系统的信号接收电路，包括端口防护和耦合电路、自动增益控制电路、有源滤波电路、信号转换电路、模拟数字采样电路、FPGA内部混频电路、FPGA内部带通滤波电路；

所述端口防护和耦合电路的输出端与所述自动增益控制电路的输入端相连，所述自动增益控制电路的输出端与所述有源滤波电路的输入端相连，所述有源滤波电路的输出端与所述信号转换电路的输入端相连，所述信号转换电路的输出端与所述模拟数字采样电路的输入端相连，所述模拟数字采样电路的输出端与FPGA内部混频电路的输入端相连，所述FPGA内部混频电路的输出端与FPGA内部带通滤波电路的输入端相连。

进一步地，所述端口防护电路和耦合电路用于对外部的过电压和过电流进行限制，保护内部接收电路，具体地：

压敏电阻和气体放电管串联，用于泄放雷电暂态产生的雷击浪涌；瞬态抑制二极管用于防止信号线端口产生的静电对内部接收电路产生损坏；耦合电路使用耦合变压器，将端口信号耦合到自动增益控制电路的输入端口。

进一步地，所述自动增益控制电路用于对输入信号进行控制；其信号强度控制引脚位于 FPGA芯片内部，FPGA芯片根据进入内部的信号幅度进行判断，并在用于判断信号强度的 10个信号周期内判断是否启用自动增益控制电路；是否启用自动增益控制电路的判断条件为：小信号输入到自动增益控制电路的输入端口，FPGA命令自动增益控制电路不工作；大信号输入到自动增益控制电路的输入端口，自动增益控制电路在10个信号周期内对输入信号进行衰减。

进一步地，所述有源滤波电路用于对允许范围内的带内信号进行甄别，对带外信号进行过滤。

进一步地，所述信号转换电路用于对有源滤波电路输出端的单端信号进行差分信号转换，以匹配后级的数字模拟转换芯片。

进一步地，所述模拟数字采样电路用于将差分输入的模拟信号转换为并行输出的数字信号。

进一步地，所述FPGA混频电路位于FPGA内部，通过FPGA内部的乘法器，将输入数字信号与本振信号做乘法，得到两个信号的信号和与两个信号的信号差。

进一步地，所述FPGA滤波电路位于FPGA内部，通过FPGA的IP核进行配置，将混频产生的信号和进行过滤，只保留信号差；或对信号差进行过滤，只保留信号和。

本发明的有益技术效果：通过有效的带外抑制、模拟数字信号处理，达到收敛接收端信号星座图的目的，此种方法免于使用带通滤波器和模拟混频器件，降低成本的同时也提升了接收灵敏度。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请所述的整体电路系统结构示意图。

图2为本申请所述实施例中端口防护和耦合电路的结构示意图。

图3为本申请所述自动增益控制电路的结构示意图。

图4为本申请所述有源滤波电路的结构示意图。

图5为本申请所述信号转换电路的结构示意图。

图6为本申请所述实施例中模拟数字采样电路的结构示意图。

图7为本申请所述FPGA内部混频和滤波电路的结构示意图。

具体实施方式

下面结合附图对本申请的实施例进行描述。

请参阅图1，图1为本申请所述的整体电路系统结构示意图。信号从载波输入端口进入，依据箭头指引方向传输，最后到达FPGA内部进行处理。

请参阅图2，图2为本申请所述实施例中端口防护和耦合电路的结构示意图。端口防护与耦合电路包括压敏电阻1、气体放电管2、谐振器3、瞬态抑制二极管4和耦合变压器5，载波信号端口放置压敏电阻1和气体放电管2，压敏电阻1和气体放电管2串行连接，谐振器3、气体放电管2、载波信号端口E三者连接，谐振器3、耦合变压器端口B、瞬态抑制二极管4的4-b脚连接，瞬态谐振二极管4的4-a脚与耦合变压器的A端口连接，压敏电阻1、瞬态抑制二极管4的4-a脚、载波信号端口F连接；

压敏电阻1和气体放电管2串联，泄放雷电暂态产生的雷击浪涌；

谐振器3为容性或感性元件，用于根据载波线自身的感性或容性进行谐振，提升发送功率；

瞬态抑制二极管4，用于防止载波信号端口A和B产生的静电损坏内部接收电路；

耦合变压器5，用于将端口信号耦合到自动增益控制电路的输入端口；

请参阅图3，图3为本申请所述自动增益控制电路的结构示意图。自动增益控制电路中钳位电路6的输入端口与图2中的耦合变压器5的端口C和端口D连接，钳位电路6的输出端口与直流偏置电路7的输入端口连接，直流偏置电路7的输出端口与通道切换开关8的输入端口连接，通道切换开关8的输出端口与信号放大器9的输入端口连接，信号放大器9的输出端口与通道切换开关10的输入端口连接，通道切换开关8和通道切换开关10由开关控制11控制；

当信号进入到钳位电路6以后，默认进来的是小信号，通过信号放大器进行正增益放大，这样信号在最后送入FPGA芯片后，信号发生钳位，FPGA通过检测接收到的数字信号信息，控制开关控制11进行通道切换。如果是大信号，则会在10个周期内，将通道切换开关切到信号放大器的负增益放大，线性调节输入信号的幅值。

请参阅图4，图4为本申请所述有源滤波电路的结构示意图。如图4所示，有源滤波电路中运算放大器13与图3中的通道切换开关10的输出端口连接，模拟开关11用来控制反馈回路12的选择，不同的反馈回路12会产生不同的滤波电路。

请参阅图5，图5为本申请所述信号转换电路的结构示意图。如图5所示，信号放大器的输入端口与图4中的运算放大器的输出端口连接，信号放大器14的输出端口与信号转换器 15的输入端口相连接，Vref为转换器所需要的基准参考电压。增加信号放大器14的意义是因为图4的有源滤波电路对有用信号也会产生一定的插入损耗，信号放大器14会将有用信号放大到信号转换器15所需要的合适电压水平。信号转换器15对输入的单端信号转换为差分信号。

请参阅图6，图6为本申请所述实施例中模拟数字采样电路的结构示意图。模拟数字采样电路主要参考参数为数字转换位数。本实施例采用了14位的模拟数字转换芯片。

请参阅图7，图7为本申请实施提供的FPGA内部混频电路17与滤波电路18，采用硬件描述语言编写实现程序，混频器主要应用乘法器并提供所需要获取频率对应的本振信号频率，滤波器采用低通或者高通滤波器，滤除不需要频率。

以上所述，仅是本发明的较佳实施例而已，并非是对本发明作其它形式的限制，任何熟悉本专业的技术人员可能利用上述揭示的技术内容加以变更或改型为等同变化的等效实施例应用于其它领域，但是凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与改型，仍属于本发明技术方案的保护范围。