阅读说明：本技术 半导体装置的制作方法 (Method for manufacturing semiconductor device ) 是由 陈振隆 奧野泰利 蔡邦彦 于 2019-08-15 设计创作，主要内容包括：一种半导体装置的制作方法,包括形成半导体装置中的外延的源极/漏极结构的方法,包括提供基板,且基板包括自基板延伸的多个鳍状物。在一些实施例中,形成衬垫层于鳍状物上。图案化衬垫层以露出第一区中的鳍状物的第一组鳍状物。在一些实施例中,形成第一外延层于露出的第一组鳍状物上,并形成阻障层于第一外延层上。之后可移除图案化的衬垫层。在多种例子中,选择性形成第二外延层于第二区中的鳍状物的第二组的鳍状物上。(A method of fabricating a semiconductor device, including a method of forming an epitaxial source/drain structure in a semiconductor device, includes providing a substrate including a plurality of fins extending from the substrate. In some embodiments, a liner layer is formed on the fin. The liner layer is patterned to expose a first set of fins in the first region. In some embodiments, a first epitaxial layer is formed on the exposed first set of fins and a barrier layer is formed on the first epitaxial layer. The patterned liner layer may then be removed. In various examples, a second epitaxial layer is selectively formed on the fins of the second set of fins in the second region.)

半导体装置的制作方法

技术领域

本发明实施例关于半导体装置，更特别关于形成于鳍状物上的外延的源极/漏极结构。

背景技术

电子产业已经历对更小、更快、且能同时支援越来越复杂功能的电子装置的需求的持续成长。综上所述，半导体产业的趋势为形成低成本、高效能、与低能耗的集成电路。这些远程目标主要由缩小半导体集成电路尺寸(如最小结构尺寸)所实现，其可改善产能并降低相关成本。然而缩小尺寸亦使半导体工艺的复杂度增加。为实现半导体集成电路与装置中的持续进展，半导体的形成工艺与技术需要类似进展。

近来导入的多栅极装置可增加栅极-通道耦合、降低关闭状态电流、并减少短通道效应，以改善栅极控制。导入的多栅极装置之一为鳍状场效晶体管。鳍状场效晶体管的名称来自形成于基板上且自基板延伸的鳍状结构，其可用于形成场效晶体管的通道。鳍状场效晶体管可与现有的互补金属氧化物半导体工艺相容，且其三维结构可紧密排列并维持栅极控制且缓解短通道效应。在至少一例子中，鳍状场效晶体管的制作可采用两个光微影工艺(各自需要遮罩)以分别定义外延的n型源极/漏极区与外延的p型源极/漏极区。然而对进阶的半导体工艺而言，遮罩与光微影工艺所需的成本、品质、与效能通常越来越关键。因此给定工艺所用的每一额外遮罩均增加工艺成本与复杂度。此外，在至少一些现有的例子中，采用分开的光微影工艺与分开的遮罩定义外延的n型源极/漏极区与外延的p型源极/漏极区，可能亦需沉积与移除额外的遮罩层(如介电隔离层)，其会造成外延层损失(如n型源极/漏极区与p型源极/漏极区的外延层损失)。因此现有技术仍未证明可完全符合所有方面的需求。

发明内容

本发明一实施例提供的半导体装置的制作方法，包括：提供基板，且基板包括自基板延伸的多个鳍状物；形成衬垫层于鳍状物上；图案化衬垫层以形成图案化的衬垫层，其露出第一区中的鳍状物的第一组鳍状物；形成第一外延层于露出的第一组鳍状物上，并形成阻障层于第一外延层上；移除图案化的衬垫层；以及选择性地形成第二外延层于第二区中的鳍状物的第二组鳍状物上。

本发明一实施例提供的半导体装置的制作方法，包括：形成第一组鳍状物于n型区中，形成第二组鳍状物于p型区中，形成第一混合鳍状物夹设于第二组鳍状物的相邻鳍状物之间；并形成第二混合鳍状物于n型区与p型区之间的边界；形成图案化的介电隔离层于第二组鳍状物、第一混合鳍状物、与第二混合鳍状物的至少一部分上；成长外延的n型源极/漏极结构于n型区中的第一组鳍状物上，并形成阻障层于外延的n型源极/漏极结构上；移除图案化的介电隔离层；以及选择性地成长外延的p型源极/漏极结构于p型区中的第二组鳍状物上。

本发明一实施例提供的半导体装置，包括：基板，包括具有第一组鳍状物的n型区与具有第二组鳍状物的p型区；外延的n型源极/漏极结构，位于n型区中的第一组鳍状物上；以及外延的p型源极/漏极结构，位于p型区中的第二组鳍状物上，其中n型区中的第一浅沟槽隔离区低于p型区中的第二浅沟槽隔离区。

附图说明

图1是本发明一或多个实施例中，鳍状场效晶体管装置的透视图。

图2是一些实施例中，采用单一光微影工艺与单一遮罩形成外延的n型源极/漏极区与外延的p型源极/漏极区的半导体装置制作方法的流程图。

图3A、图3B、图3C、图4、与图5是依据图2的方法的一或多个步骤所制作的例示性装置的剖视图。

图6显示硅锗厚度作为下方层的磷掺杂浓度的函数的图表。

附图标记说明：

AA' 剖面

H1 高度差异

H2 高度

100、300 装置

102、302 基板

104、304 鳍状物

105 源极区

106、308 隔离区

107 漏极区

108 栅极结构

110 栅极介电层

112 金属层

200 方法

202、204、206、208、210、212、214、216 步骤

306 混合鳍状物

310 衬垫层

402 n型源极/漏极结构

404 n型层

502 p型源极/漏极结构

600 图表

具体实施方式

下述内容提供的不同实施例或实例可实施本发明的不同结构。下述特定构件、与配置的实施例是用以简化本发明内容而非局限本发明。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触的实施例，或两者之间隔有其他额外构件而非直接接触的实施例。另一方面，本发明的多个实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。

此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。

值得注意的是，本发明实施例为多栅极晶体管或鳍状多栅极晶体管，其称作鳍状场效晶体管装置。此装置可包含p型金属氧化物半导体鳍状场效晶体管装置，或n型金属氧化物半导体鳍状场效晶体管装置。鳍状场效晶体管装置可为双栅极装置、三栅极装置、基体装置、绝缘层上硅装置、及/或其他设置。本技术领域中技术人员应理解本发明实施例有利于半导体装置的其他实施例。举例来说，此处所述的一些实施例可用于全绕式栅极装置、Ω栅极装置、或Π栅极装置。

图1是鳍状场效晶体管的装置100。鳍状场效晶体管的装置100可包含一或多个鳍状物为主的多栅极场效晶体管。鳍状场效晶体管的装置100包括基板102、自基板102延伸的至少一鳍状物104、隔离区106、与位于鳍状物104周围与鳍状物104上的栅极结构108。基板102可为半导体基板如硅基板。基板102可包含多种层状物，比如形成于半导体基板上的导电层或绝缘层。基板102可包含多种掺杂设置，端视本技术领域已知的设计需求而定。基板102亦可包含其他半导体如锗、碳化硅、硅锗、或钻石。在其他实施例中，基板102可包含半导体化合物及/或半导体合金。此外，一些实施例中的基板102可包含外延层，可具有应力以增进效能、可包括绝缘层上硅基板、及/或可具有其他合适的增进结构。

鳍状物104与基板102类似，可包含硅或另一半导体元素如锗、半导体化合物(包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、及/或锑化铟)、半导体合金(包括硅锗、磷砷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟、及/或磷砷化镓铟)、或上述的组合。鳍状物104的制作方法可采用合适工艺，包括光微影(光刻)与蚀刻工艺。光微影工艺可包括形成光刻胶层于基板上(如硅层上)、曝光光刻胶至一图案、进行曝光后烘烤工艺、以及显影光刻胶以形成含光刻胶的遮罩单元。在一些实施例中，图案化光刻胶以形成遮罩单元的方法可采用电子束微影工艺。接着可采用遮罩单元保护基板的一些区域，并进行蚀刻工艺形成凹陷至硅层中，以留下延伸的鳍状物104。凹陷的蚀刻方法可采用干蚀刻(如化学氧化物移除)、湿蚀刻、及/或其他合适工艺。亦可采用其他多种实施例的方法，以形成鳍状物104于基板102上。

多个鳍状物104的每一者亦包括源极区105与漏极区107，其形成于鳍状物104之上、形成于鳍状物104之中、及/或围绕鳍状物104。源极区105与漏极区107可外延成长于鳍状物104上。晶体管的通道区位于鳍状物104中，位于栅极结构108下，并沿着实质上平行于图1的剖面AA'的平面。在一些例子中，鳍状物的通道区包括高迁移率的材料如锗、上述的任何半导体化合物或半导体合金、及/或上述的组合。高迁移率的材料的电子或空穴迁移率大于硅。举例来说，硅于室温(300K)下的本质电子迁移率为约1350cm²/V-s，而空穴迁移率为约480cm²/V-s。

隔离区106可为浅沟槽隔离结构。在其他实施例中，可实施场氧化物、局部氧化硅结构、及/或其他合适的隔离结构于基板102之上及/或之中。隔离区106的组成可为氧化硅、氮化硅、氮氧化硅、掺杂氟的硅酸盐玻璃、低介电常数的介电层、上述的组合、及/或其他合适材料。在一实施例中，隔离结构为浅沟槽隔离结构，其形成方法可为蚀刻沟槽于基板102中。接着将隔离材料填入沟槽，再进行化学机械研磨工艺。然而其他实施例亦属可能。在一些实施例中，隔离区106可包含多层结构，比如具有一或多个衬垫层。

栅极结构108所含的栅极堆叠具有栅极介电层110，以及形成于栅极介电层110上的金属层112。在一些实施例中，栅极介电层110可包含界面层形成于鳍状物104的通道区上，以及高介电常数的介电层位于界面层上。栅极介电层110的界面层可包含介电材料如氧化硅或氮氧化硅。栅极介电层110的高介电常数的介电层可包含氧化铪、氧化钛、氧化铪锆、氧化钽、氧化铪硅、氧化锆、氧化锆硅、上述的组合、或其他合适材料。在其他实施例中，栅极介电层110可包含氧化硅或另一合适介电层。栅极介电层110的形成方法可为化学氧化、热氧化、原子层沉积、物理气相沉积、化学气相沉积、及/或其他合适方法。金属层112可包含导电层如钨、氮化钛、氮化钽、氮化钨、铼、铱、钌、钼、铝、铜、钴、镍、上述的组合、及/或其他合适组成。在一些实施例中，金属层112可包含n型鳍状场效晶体管所用的第一组金属材料，以及p型鳍状场效晶体管所用的第二组金属材料。因此鳍状场效晶体管的装置100可包含双功函数金属栅极的设置。举例来说，第一金属材料(比如用于n型装置)所含的金属的功函数实质上可对准基板导带的功函数，或至少实质上对准鳍状物104的通道区导带的功函数。类似地，第二金属材料(比如用于p型装置)所含的金属的功函数可实质上对准基板价带的功函数，或至少实质上对准鳍状物104的通道区价带的功函数。因此金属层112可提供鳍状场效晶体管的装置100(包括n型与p型的鳍状场效晶体管的装置100)所用的栅极。在一些实施例中，金属层112可改为包含多晶硅层。金属层112的形成方法可采用物理气相沉积、化学气相沉积、电子束蒸镀、及/或其他合适工艺。在一些实施例中，侧壁间隔物形成于栅极结构108的侧壁上。侧壁间隔物可包含介电材料如氧化硅、氮化硅、碳化硅、氮氧化硅、或上述的组合。

如上所述，鳍状场效晶体管装置(如鳍状场效晶体管的装置100)的制作方法可包括采用两个光微影工艺，其各自需要遮罩以分别定义外延的n型源极/漏极区与外延的p型源极/漏极区(比如源极区105与漏极区107)。举例来说，可先形成第一介电隔离层(如氮化硅)于n型源极/漏极区与p型源极/漏极区中。接着可进行第一源极/漏极光微影与蚀刻工艺，移除p型源极/漏极区中的第一介电隔离层以图案化第一介电隔离层，进而露出p型源极/漏极区中的一或多个鳍状物。接着可形成外延的p型源极/漏极结构于p型源极/漏极区中露出的一或多个鳍状物上。在一些例子中，在形成外延的p型源极/漏极结构之前，可进行鳍状物凹陷工艺使p型源极/漏极区中露出的一或多个鳍状物凹陷，接着可形成外延的p型源极/漏极结构于p型源极/漏极区中凹陷的鳍状物上。之后可移除残留的第一介电隔离层(如n型源极/漏极区中的第一介电隔离层)。

在移除第一介电隔离层之后，可形成第二介电隔离层(如氮化硅)于之前形成于p型源极/漏极区中的外延的p型源极/漏极结构以及n型源极/漏极区中的鳍状物上。接着可进行第二源极/漏极光微影与蚀刻工艺移除n型源极/漏极区中的第二介电隔离层，以图案化第二介电隔离层，进而露出n型源极/漏极区中的一或多个鳍状物。接着可形成外延的n型源极/漏极结构于n型源极/漏极区中一或多个露出的鳍状物上。在一些例子中，在形成外延的n型源极/漏极结构之前，可进行鳍状物凹陷工艺使n型源极/漏极区中的一或多个露出的鳍状物凹陷，接着形成外延的n型源极/漏极结构于n型源极/漏极区中凹陷的鳍状物上。之后可移除保留的第二介电隔离层(如p型源极/漏极区中的第二介电隔离层)。

采用两道光微影工艺(因此需要两道遮罩)形成外延的n型源极/漏极区与外延的p型源极/漏极区如上述，具有多种缺点如下述。举例来说，随着半导体工艺技术持续进展，一般的遮罩与光微影工艺的成本、品质、与效能需求也越来越关键。因此给定工艺所用的每一额外遮罩都会增加工艺成本与复杂度。在一些现有的例子中，采用分开的光微影工艺与分开的遮罩定义外延的n型源极/漏极区与外延的p型源极/漏极区，亦需沉积与移除额外的遮罩层(如上述的第一介电隔离层与第二介电隔离层)，其会造成外延层损失(如外延的p型源极/漏极结构及/或外延的n型源极/漏极结构的外延层损失)。此外，一些例子中的外延的p型源极/漏极结构的上表面与n型源极/漏极结构的上表面彼此明显不同(比如具有不同高度)，这会增加工艺复杂度且可能劣化装置可信度。因此现有技术仍未证明可完全符合所有方面的需求。

本发明实施例与现有技术相较可提供多种优点，但应理解其他实施例可提供不同优点，此处不必说明所有优点，且所有实施例不需具有特定优点。举例来说，此处所述的实施例包括形成源极/漏极结构的方法。在一些实施例中，采用单一光微影工艺(与单一遮罩)形成外延的n型源极/漏极区与外延的p型源极/漏极区。在一些例子中，可采用n型源极/漏极光微影工艺以保护p型源极/漏极区，且露出n型源极/漏极区，并可形成外延的n型源极/漏极结构于露出的n型源极/漏极区中。在一些例子中，可形成高掺杂的n型层于n型源极/漏极区中外延的n型源极/漏极结构的表面上。之后不需额外的光微影工艺，即可形成外延的p型源极/漏极结构于p型源极/漏极区中。具体而言，外延的n型源极/漏极结构的表面上的高掺杂的n型层，会造成外延的p型源极/漏极结构不会成长于n型源极/漏极区中的高掺杂的n型层上，进而提供n型源极/漏极区与p型源极/漏极区之间的源极/漏极外延成长选择性。在形成外延的p型源极/漏极结构于p型源极/漏极区中之后，可自n型源极/漏极结构的表面移除高掺杂的n型层。本发明实施例采用单一遮罩形成外延的n型源极/漏极区与外延的p型源极/漏极区，可降低外延的源极/漏极区的形成方法的成本与复杂度。此外，与至少一些现有工艺相较，形成此处所述的外延的源极/漏极区的简化工艺，可由沉积与移除较少遮罩层(比如介电隔离层)所完成，其可减少外延层损失。额外的实施例与优点将说明如下，及/或本技术领域中技术人员可由本发明实施例所能理解。

图2是一或多个实施例中，采用单一光微影工艺(因此采用单一遮罩)形成外延的n型源极/漏极区与外延的p型源极/漏极区，以制作半导体装置(如鳍状场效晶体管装置)的方法200。在一些实施例中，方法200可用于制作图1所示的上述鳍状场效晶体管的装置100。因此关于上述鳍状场效晶体管的装置100的一或多个实施例亦可应用方法200。此外，图3A、图3B、图3C、图4、与图5提供依据图2的方法200的一或多个步骤所制作的例示性装置300的剖视图。

应理解的是，方法200及/或半导体的装置300的部分可由已知的互补式金属氧化物半导体技术工艺流程所制作，因此此处仅简述一些工艺。此外，装置300可与装置100共用一些内容，因此仅简述装置300的一些内容及/或工艺以清楚理解的目的。此外，半导体的装置300可包含多种其他装置与结构，比如额外晶体管、双极接面晶体管、电阻、电容、二极管、熔丝、或类似物，但说明内容已简化以利理解本发明实施例的发明概念。此外，一些实施例中的半导体的装置300包含多个半导体装置(如晶体管)，其可内连线。

在多种实施例中，装置300可为集成电路的工艺所制作的中间装置或其部分，而集成电路可包含静态随机存取存储器及/或其他逻辑电路、被动构件(如电阻、电容、或电感)、或主动构件(如p型通道场效晶体管、n型通道场效晶体管、金属氧化物半导体场效晶体管、高电压晶体管、高频晶体管、其他存储器单元、及/或上述的组合)。

方法200一开始的步骤202提供基板，其含有自基板延伸的鳍状物。如图3A所示的例子，鳍状场效晶体管的装置300包括基板302、自基板302延伸的鳍状物304、与隔离区308。基板302可与图1所示的上述基板102实质上类似。鳍状物304及隔离区308亦可实质上与图1的鳍状场效晶体管的装置100所示的上述鳍状物104及隔离区106实质上类似。

在多种实施例中，鳍状场效晶体管的装置300亦可包含一或多个混合鳍状物306形成于p型区中以及p型区与n型区之间的边界处。在一些例子中，可在形成鳍状物304之后形成混合鳍状物306。在一些实施例中，可图案化夹设于鳍状物304之间的隔离区308，以形成沟槽于隔离区308中以及混合鳍状物306之后形成处。在其他实施例中，可顺应性地沉积形成隔离区308所用的介电材料于鳍状物304上，使顺应性沉积步骤本身形成沟槽于隔离区308中及相邻的鳍状物304之间，而混合鳍状物306将形成其中。不论如何形成隔离区，可将一或多种隔离材料填入隔离区308中的沟槽，以形成混合鳍状物306。在一些例子中，形成混合鳍状物306所用的隔离材料可包括低介电常数材料层(包括碳氮化硅、碳氧化硅、碳氮氧化硅、或另一低介电常数材料，其介电常数小于7)、高介电常数材料层(包括氧化铪、氧化锆、氧化铪铝、氧化铪硅、氧化铝、或另一高介电常数材料，其介电常数大于7)、或上述的组合。在一些实施例中，形成混合鳍状物306所用的隔离材料可包含第一层以及形成于第一层上的第二层，其中第一层包括低介电常数材料(如上述的低介电常数材料)，而第二层包括高介电常数材料(如上述的高介电常数材料)。因此一些例子中的混合鳍状物306可包含双层介电材料，其中混合鳍状物306的上侧层可为高介电常数层，而混合鳍状物306的下侧层可为低介电常数层。在其他的一些例子中，混合鳍状物306的上侧层可为低介电常数层，而混合鳍状物306的下侧层可为高介电常数层。在一些例子中，上侧层与下侧层之间的比例(如高介电常数层与低介电常数层之间的比例)可为约1/20至20/1。在一些实施例中，混合鳍状物306可有效避免相邻鳍状物304上的源极/漏极外延层产生不想要的横向合并，如下详述。

方法200的步骤204进行鳍状物凹陷工艺。在图3A所示的一些实施例中，可进行鳍状物凹陷工艺，使鳍状场效晶体管的装置300的源极/漏极区中的鳍状物304凹陷。在一些实施例中，凹陷工艺可包含干蚀刻工艺、湿蚀刻工艺、及/或上述的组合。在一些实施例中，可控制蚀刻时间以控制凹陷深度，以达鳍状物304的上表面与混合鳍状物306的上表面之间所需的高度差异H1。

方法200的步骤206沉积衬垫层。以图3A为例，在步骤204的凹陷工艺之后，可沉积衬垫层310于装置300上。在一些例子中，衬垫层310包括氧化物层。此外，多种实施例中的衬垫层310可包括氧化硅、氮化硅、氮氧化硅、掺杂氟的硅酸盐玻璃、低介电常数的介电层、上述的组合、及/或其他合适材料。因此多种例子中的衬垫层310可称作介电隔离层。在一些例子中，衬垫层310的组成材料可与隔离区308的组成材料相同。在其他实施例中，衬垫层310的组成材料可与隔离区的组成材料不同。不论组成的材料相同或不同，多种实施例中的衬垫层310与隔离区308均可包含介电层。在一些实施例中，衬垫层310的厚度等于约6nm至10nm。举例来说，衬垫层310的厚度选择，可有效抵挡在形成外延的n型源极/漏极结构之前进行的清洁工艺，如下所述。与一些现有工艺中的多个介电隔离层相较，本发明实施例采用单一的介电隔离层(如衬垫层310)可减少外延层损失，如上所述。

在沉积衬垫层(步骤206)之后，方法200的步骤208进行源极/漏极光微影与蚀刻工艺以图案化衬垫层。在一些实施例中，源极/漏极光微影与蚀刻工艺包括n型源极/漏极区光微影工艺，其采用遮罩以图案化衬垫层310。在一些实施例中，源极/漏极光微影与蚀刻工艺包括n型源极/漏极光微影工艺，其采用遮罩移除n型源极/漏极区中的衬垫层310，以图案化衬垫层310。举例来说，源极/漏极的光微影与蚀刻工艺可包括形成光刻胶层于衬垫层310上、曝光光刻胶至掩模所定义的图案、进行曝光后烘烤工艺、以及显影光刻胶以形成光刻胶遮罩单元。接着可采用光刻胶遮罩单元保护p型源极/漏极区中的衬垫层310，并采用蚀刻工艺移除n型源极/漏极区中露出的衬垫层310，如图3A所示。蚀刻工艺可包括干蚀刻、湿蚀刻、及/或其他合适的蚀刻工艺。在多种实施例中，用于移除n型源极/漏极区中的衬垫层310的蚀刻工艺，亦露出n型源极/漏极区中的一或多个凹陷的鳍状物304。值得注意的是图3A的例子中，在步骤208的蚀刻工艺之后，衬垫层310维持覆盖混合鳍状物306。然而在图3B所示的一些实施例中，步骤208的蚀刻工艺可自至少一些混合鳍状物306移除衬垫层310。在一些其他实施例中，步骤208的蚀刻工艺可自混合鳍状物306的顶部移除衬垫层310，如图3C的例子所示。不论衬垫层310是否维持覆盖混合鳍状物306(图3A)，衬垫层310是否部分地覆盖混合鳍状物306(图3B)、或混合鳍状物306是否具有露出的顶部(图3C)，在步骤208的蚀刻工艺之后，衬垫层310维持覆盖并保护p型源极/漏极区中的鳍状物304。为了下述说明的目的，假设在步骤208的蚀刻工艺之后，衬垫层310维持至少部分地覆盖混合鳍状物306(图3B)。

方法200的步骤210形成外延的n型源极/漏极结构，其具有高掺杂的n型层于其上。如图4所示，外延的n型源极/漏极结构402可形成于n型源极/漏极区中露出的一或多个鳍状物304之中、形成于露出的一或多个鳍状物304之上、及/或围绕露出的一或多个鳍状物304。高掺杂的n型层404可形成于n型源极/漏极结构402上。在一些实施例中，形成外延的n型源极/漏极结构402与高掺杂的n型层404的方法，可包含清洁工艺(如远端等离子体干式清洁)、n型外延成长工艺(比容形成外延的n型源极/漏极结构402)、与成长原位高掺杂的n型层(如形成高掺杂的n型层404)。在一些实施例中，外延的n型源极/漏极结构402及/或高掺杂的n型层404可包含磷掺杂层，砷掺杂层、或另一合适的掺杂层。在一些实施例中，形成外延的n型源极/漏极结构402及/或高掺杂的n型层404的方法，可包含形成磷化硅层、碳磷化硅层、砷化硅层、或上述的组合。在一些例子中，高掺杂的n型层404的磷掺杂浓度大于或等于约1.03×10²²原子/cm³。

在形成外延的n型源极/漏极结构402与高掺杂的n型层404(步骤210)之后，方法200的步骤212可移除残留的图案化的衬垫层310(比如自p型源极/漏极区移除)，以露出p型源极/漏极区中的一或多个鳍状物304。方法200的步骤214选择性地形成外延的p型源极/漏极结构。如图5所示，外延的p型源极/漏极结构502可形成于p型源极/漏极区中的一或多个鳍状物304中、形成于一或多个鳍状物304上、及/或围绕一或多个鳍状物304。在一些实施例中，外延的p型源极/漏极结构502的形成方法可包括清洁工艺(比如远端等离子体干式清洁)及p型外延成长工艺(比如形成外延的p型源极/漏极结构502)。在一些实施例中，p型外延成长工艺包括形成硅锗层、锗层、掺杂硼的硅锗层、或上述的组合。具体而言，外延的n型源极/漏极结构402的表面上的高掺杂的n型层404，会造成p型外延层(如p型源极/漏极结构502所用的掺杂硼的硅锗)不会成长于高掺杂的n型层404上，进而提供n型源极/漏极区与p型源极/漏极区之间的源极/漏极外延成长选择性。因此在一些例子中，高掺杂的n型层404可称作阻障层。亦应注意的是在多种实施例中，混合鳍状物306可有效避免p型源极/漏极区中，相邻鳍状物304上外延的p型源极/漏极结构502产生不想要的横向合并。

方法200的步骤216之后移除高掺杂的n型层。以图5为例，可自外延的n型源极/漏极结构402移除高掺杂的n型层404，且移除方法可为蚀刻工艺。在一些实施例中，移除高掺杂的n型层404亦会蚀刻至少一些下方的外延的n型源极/漏极结构402，造成外延的n型源极/漏极结构402的外延层损失。在一些例子中，移除高掺杂的n型层404会蚀刻约1nm至2nm或约5％厚度的下方的外延的n型源极/漏极结构402。在一些例子中，自外延的n型源极/漏极结构402的表面移除高掺杂的n型层404，亦会蚀刻n型源极/漏极区中的下方隔离区308，如图5所示。如此一来，n型源极/漏极结构402可比n型源极/漏极区中的隔离区308高出高度H2。此外，虽然移除高掺杂的n型层404可能蚀刻n型源极/漏极区中的隔离区308，在移除高掺杂的n型层404时的p型源极/漏极区中的隔离区可维持实质上未蚀刻。因此在多种例子中，p型源极/漏极区中的隔离区308可比n型源极/漏极区中的隔离区高出约高度H2。在一些例子中，高度H2可等于约3nm至10nm。在多种例子中，高度H2至少部分可取决于自n型源极/漏极结构402适当地移除高掺杂的n型层404所需的蚀刻工艺(比如蚀刻化学剂、蚀刻时间、或类似参数)。值得注意的是多种实施例中，外延的p型源极/漏极结构502与外延的n型源极/漏极结构402彼此可位于实质上相同的高度，进而简化装置工艺并改善装置可信度。方法200接着进行装置300的后续工艺，比如形成接点与内连线，以及其他种类的半导体工艺。

在多种例子中，最终装置结构上具有可检测的图示的一或多个上述结构。举例来说，由于自n型源极/漏极结构402的表面移除高掺杂的n型层404时，n型区可能具有干蚀刻损失，以及第二清洁工艺的损失，n型区中的隔离区308的高度可较低(例如比p型区中的隔离区308的高度低约3nm至10nm)。在一些例子中，p型源极/漏极结构502维持接触p型区中的隔离区308，而n型区中的隔离区308的蚀刻(如上述)造成n型源极/漏极结构402不接触n型区中的隔离区308。在多种实施例中，形成于相邻鳍状物304上的n型源极/漏极结构402合并，而混合鳍状物306避免形成于相邻鳍状物304上的p型源极/漏极结构502合并。在一些实施例中，由于移除高掺杂的n型层404造成n型源极/漏极结构402的外延损失，n型源极/漏极结构402可小于p型源极/漏极结构502。在一些实施例中，n型源极/漏极区与p型源极/漏极区之间的鳍状物侧壁间隔物的高度差异或者凹陷深度可等于约0至3nm之间。因此可在最终结构上，检测到此处所述的工艺所形成的多种结构。

如上所述，n型源极/漏极结构402的表面上的高掺杂的n型层404(比如高掺杂磷的磷化硅层)，有助于避免成长p型外延层(如掺杂硼的硅锗)于n型区中，进而提供n型源极/漏极区与p型源极/漏极区之间的源极/漏极外延成长选择性。然而值得注意的是为达此选择性，n型层404的磷掺杂浓度需大于或等于临界值。在一些例子中，临界值为约1.03×10²²原子/cm³。如图6所示的图表600，硅锗厚度为下方层(如n型层404)的磷掺杂浓度的函数。具体而言，图表600显示掺杂磷的磷化硅层(如n型层404)上的硅锗层厚度，为磷化硅层(或n型层404)的磷掺杂浓度的函数。如图所示，对磷掺杂浓度小于约1.03×10²²原子/cm³的临界浓度而言，可测量的硅锗层成长于掺杂的磷化硅层上。然而对磷掺杂浓度大于或等于约1.03×10²²原子/cm³的临界浓度而言，没有硅锗成长于掺杂的磷化硅层上。

此处所述的多种实施例与现有技术相较，可提供多种优点。应理解的是，此处不必说明所有优点，所有实施例不需具有特定优点，且其他实施例可提供不同优点。举例来说，此处所述的实施例包括形成外延的源极/漏极结构的方法。在一些实施例中，单一光微影工艺(与单一遮罩)用于形成外延的n型源极/漏极区与外延的p型源极/漏极区。在一些例子中，可采用n型源极/漏极光微影工艺以保护p型源极/漏极区，且露出n型源极/漏极区，并可形成外延的n型源极/漏极结构于露出的n型源极/漏极区中。在一些例子中，可形成高掺杂的n型层于n型源极/漏极区中外延的n型源极/漏极结构的表面上。之后不需额外的光微影工艺，即可形成外延的p型源极/漏极结构于p型源极/漏极区中。具体而言，形成高掺杂的n型层于外延的n型源极/漏极结构的表面上，可造成外延的p型源极/漏极结构不成长于n型源极/漏极区中的高掺杂的n型层上，进而提供n型源极/漏极区与p型源极/漏极区之间的源极/漏极外延成长选择性。在形成外延的p型源极/漏极结构于p型源极/漏极区中之后，可自n型源极/漏极结构的表面移除高掺杂的n型层。本发明实施例采用单一遮罩形成外延的p型源极/漏极区与外延的n型源极/漏极区，可减少外延的源极/漏极区的形成方法的成本与复杂度。此外，与至少一些现有工艺相较，形成此处所述的外延的源极/漏极区的简化工艺可由较少遮罩层(如介电隔离层)的沉积与移除步骤完成，其可用于减少外延层损失。

因此本发明一实施例所述的方法提供基板，且基板包括自基板延伸的多个鳍状物。在一些实施例中，形成衬垫层于鳍状物上。图案化衬垫层以形成图案化的衬垫层，其露出第一区中的鳍状物的第一组鳍状物。在一些实施例中，形成第一外延层于露出的第一组鳍状物上，并形成阻障层于第一外延层上。之后移除图案化的衬垫层。在多种例子中，选择性地形成第二外延层于第二区中的鳍状物的第二组鳍状物上。

在一些实施例中，方法还包括在形成衬垫层之前，形成沟槽于夹设在第二区中的相邻鳍状物之间的隔离区中；以及将隔离材料填入沟槽，以形成混合鳍状物夹设于第二区中的相邻鳍状物之间，其中混合鳍状物设置以避免选择性地形成于第二区中的相邻鳍状物上的第二外延层横向合并。

在一些实施例中，第一区包括n型区，第二区包括p型区，且第一外延层包括外延的n型源极/漏极结构。

在一些实施例中，阻障层包括掺杂磷的磷化硅层。

在一些实施例中，掺杂磷的磷化硅层的磷掺杂浓度大于或等于约1.03×10²²原子/cm³。

在一些实施例中，衬垫层包括氧化物层。

在一些实施例中，衬垫层的厚度为约6nm至10nm。

在一些实施例中，第一区包括n型区，第二区包括p型区，且第二外延层包括外延的p型源极/漏极结构。

在一些实施例中，第二外延层包括硅锗层、锗层、掺杂硼的硅锗层、或上述的组合。

在一些实施例中，阻障层避免第二外延层成长于第一组鳍状物上。

在一些实施例中，方法还包括：在选择性地形成第二外延层之后，移除阻障层。

在另一实施例中，半导体装置的制作方法包括形成第一组鳍状物于n型区中，形成第二组鳍状物于p型区中，形成第一混合鳍状物夹设于第二组鳍状物的相邻鳍状物之间；并形成第二混合鳍状物于n型区与p型区之间的边界。在一些实施例中，方法还包括形成图案化的介电隔离层于第二组鳍状物、第一混合鳍状物、与第二混合鳍状物的至少一部分上。举例来说，可成长外延的n型源极/漏极结构于n型区中的第一组鳍状物上，并可形成阻障层于外延的n型源极/漏极结构上。接着可移除图案化的介电隔离层，以及可选择性地成长外延的p型源极/漏极结构于p型区中的第二组鳍状物上。

在一些实施例中，形成图案化的介电隔离层的步骤还包括：沉积介电隔离层于第一组鳍状物、第二组鳍状物、第一混合鳍状物、与第二混合鳍状物上；以及进行光微影与蚀刻工艺，自n型区移除介电隔离层，以形成图案化的介电隔离层。

在一些实施例中，方法还包括在选择性成长外延的p型源极/漏极结构于p型区中的第二组鳍状物上之后，移除阻障层。

在一些实施例中，移除阻障层的步骤亦移除外延的n型源极/漏极结构之下的n型区中的第一隔离区的一部分。

在一些实施例中，移除阻障层的步骤亦蚀刻外延的n型源极/漏极结构的一部分。

在一些实施例中，移除n型区中的第一隔离区的部分的步骤，造成n型区中的第一隔离区的高度低于p型区中的第二隔离区的高度。

在一些实施例中，第一混合鳍状物设置以避免选择性地形成于第二组鳍状物的相邻鳍状物上的外延的p型源极/漏极结构横向合并。

在又一实施例中，半导体装置包括基板，包括具有第一组鳍状物的n型区与具有第二组鳍状物的p型区。在一些实施例中，半导体装置还包括外延的n型源极/漏极结构位于n型区中的第一组鳍状物上，以及外延的p型源极/漏极结构位于p型区中的第二组鳍状物上。在一些实施例中，n型区中的第一浅沟槽隔离区低于p型区中的第二浅沟槽隔离区。

在一些实施例中，外延的p型源极/漏极结构包括掺杂硼的硅锗层。

上述实施例的特征有利于本技术领域中技术人员理解本发明。本技术领域中技术人员应理解可采用本发明作基础，设计并变化其他工艺与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中技术人员亦应理解，这些等效置换并未脱离本发明构思与范围，并可在未脱离本发明的构思与范围的前提下进行改变、替换、或变动。