阅读说明：本技术 一种滤波电路及提高滤波电路性能的方法和信号处理设备 (Filter circuit, method for improving performance of filter circuit and signal processing equipment ) 是由 庞慰 蔡华林 于 2019-10-11 设计创作，主要内容包括：本申请提供一种滤波电路及提高滤波电路性能的方法和信号处理设备。其中,滤波电路包括：多个谐振器,所述多个谐振器包括第一数量的串联谐振器和第二数量的并联谐振器,并且滤波电路的输入端连接有第一电感,滤波电路的输出端连接有第二电感,滤波电路的接地端连接有第三电感,滤波电路的第二数量的并联谐振器中包含有至少一个指定并联谐振器,所述指定并联谐振器的属性参数与其他所述并联谐振器的属性参数不同。如此,可以改善滤波电路的插损和滚降。(The application provides a filter circuit, a method for improving the performance of the filter circuit and a signal processing device. Wherein, the filter circuit includes: the resonator comprises a first number of series resonators and a second number of parallel resonators, the input end of the filter circuit is connected with a first inductor, the output end of the filter circuit is connected with a second inductor, the grounding end of the filter circuit is connected with a third inductor, the second number of parallel resonators of the filter circuit comprises at least one designated parallel resonator, and the attribute parameters of the designated parallel resonators are different from those of the other parallel resonators. Thus, the insertion loss and roll-off of the filter circuit can be improved.)

一种滤波电路及提高滤波电路性能的方法和信号处理设备

技术领域

本申请涉及电路元件技术领域，具体而言，涉及一种滤波电路及提高滤波电路性能的方法和信号处理设备。

背景技术

在无线通信系统中，由于对频段的利用率越来越高，各个频段之间的过渡带越来越窄。为了保证滤波器的插损以及对相邻频段的抑制，对滤波器的滚降要求越来越高。滤波器由于具有高Q值的特点，相比LC(谐振电路)和SAW((surface acoustic wave)，声表面波滤波器)等有更好的滚降和插损优势，但是随着性能需求的进一步提高，仅仅依靠滤波器的高Q值优势难以获得更好的性能。因此，需要在电路拓扑结构上来改善滤波器的性能。

发明内容

有鉴于此，本申请提供一种滤波电路及提高滤波电路性能的方法和信号处理设备，以改善滤波电路的性能。

具体地，本申请是通过如下技术方案实现的：

第一方面，本申请实施例中提供了一种滤波电路，所述滤波电路包括：多个谐振器，所述多个谐振器包括第一数量的串联谐振器和第二数量的并联谐振器，并且所述电路的输入端连接有第一电感，所述电路的输出端连接有第二电感，所述电路的接地端连接有第三电感；所述第二数量的并联谐振器中包含有至少一个指定并联谐振器，所述指定并联谐振器的属性参数与其他所述并联谐振器的属性参数不同。

可选地，所述属性参数包括：机电耦合系数。

可选地，所述指定并联谐振器与一所述并联谐振器串联或并联。

可选地，所述指定并联谐振器的输入端与两个所述串联谐振器相连接，所述指定并联谐振器的输出端与第三电感相连接。

可选地，所述指定并联谐振器拆分的两个谐振器具有频率差且有不等的面积和/或形状。

可选地，所述指定并联谐振器的结构参数与所述其他并联谐振器的结构参数不同，所述结构参数包括：上电极的环状凸起结构宽度、凹陷结构宽度和悬翼结构宽度中的任意一个或多个。

第二方面，本申请实施例中提供了一种信号处理设备，包括：信号输入电路、信号输出电路和如第一方面所述的滤波电路；所述信号输入电路与所述滤波电路相连接，所述滤波电路与所述信号输出电路相连接。

第三方面，本申请实施例中提供了一种提高滤波电路性能的方法，所述滤波电路包括：多个谐振器，所述多个谐振器包括第一数量的串联谐振器和第二数量的并联谐振器，并且所述电路的输入端连接有第一电感，所述电路的输出端连接有第二电感，所述电路的接地端连接有第三电感；所述方法包括：

在所述第二数量的并联谐振器中设置至少一个指定并联谐振器的属性参数与其他所述并联谐振器的属性参数不同。

可选地，所述属性参数包括：机电耦合系数。

可选地，所述方法还包括：设置所述指定并联谐振器与一所述并联谐振器串联或并联。

可选地，所述方法还包括：设置所述指定并联谐振器的输入端与两个所述串联谐振器相连接，所述指定并联谐振器的输出端与第三电感相连接。

可选地，所述方法还包括：设置所述指定并联谐振器拆分的两个谐振器具有微小的频率差且有不等的面积和/或形状。

可选地，所述方法还包括：设置所述指定并联谐振器拆分的谐振器的结构参数与所述其他并联谐振器的结构参数不同，所述结构参数包括：上电极的环状凸起结构宽度、凹陷结构宽度和悬翼结构宽度中的任意一个或多个。

本申请实施例所提供的一种滤波电路及提高滤波电路性能的方法和信号处理设备，通过在滤波器中设置指定并联谐振器，并且使指定并联谐振器的属性参数与其他并联谐振器的属性参数形成差异化，能够显著的改善滤波电路的插损和滚降，进而得到相对于现有技术中的滤波电路更优的性能。

附图说明

图1是现有技术中的一种滤波电路的结构示意图。

图2a是本申请一示例性实施例示出的第一种滤波电路的结构示意图；

图2b是本申请一示例性实施例示出的第一种滤波电路的阻抗示意图；

图3是本申请一示例性实施例示出的另一种滤波电路的结构示意图；

图4是本申请一示例性实施例示出的一种谐振器的上电极的结构示意图；

图5a是本申请一示例性实施例示出的并联拆分前后整体曲线的对比结果示意图；

图5b是本申请一示例性实施例示出的并联拆分前后Fs频率处的Rs的对比结果示意图；

图5c是本申请一示例性实施例示出的串联拆分前后Fp处的Rp对比结果示意图；

图5d是本申请一示例性实施例示出的采用并联拆分的效果示意图；

图5e是本申请一示例性实施例示出的采用并联拆分的效果示意图；

图6是谐振器拆分示意图。

具体实施方式

这里将详细地对示例性实施例进行说明，其示例表示在附图中。下面的描述涉及附图时，除非另有表示，不同附图中的相同数字表示相同或相似的要素。以下示例性实施例中所描述的实施方式并不代表与本申请相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本申请的一些方面相一致的装置和方法的例子。

图1是现有技术中的一种滤波电路的结构示意图。参照图1所示，现有技术中的滤波电路包括多个谐振器，该多个谐振器包括第一数量的串联谐振器20和第二数量的并联谐振器40，图中以包含有5个串联谐振器20和4个并联谐振器40为例，并且该滤波电路的输入端连接有第一电感10，滤波电路的输出端连接有第二电感30，滤波电路的接地端分别连接有第三电感50，每个第三电感50一端与并联谐振器连接，另一端接地。

本申请实施例中提供的一种滤波电路，上述串联谐振器的属性参数与并联谐振器的属性参数的差值大于预设值。例如，在本申请一实施例中，参照图2a所示，图2a是本申请一示例性实施例示出的第一种滤波电路的结构示意图，在图2a的滤波电路中，设置指定并联谐振器60，该指定并联谐振器60的输入端与两个串联谐振器相连接，该指定并联谐振器60的输出端第三电感相连接，该指定并联谐振器60的机电耦合系数与其他并联谐振器的机电耦合系数不同。由此有助于提高滤波器的性能，以下结合图2b加以说明，图2b是本申请一示例性实施例示出的第一种滤波电路的阻抗示意图。

图2b示出的是图2a中的组合谐振器的频率和阻抗之间的关系，虚线是现有技术中的谐振器的阻抗图，实线是本实施例提出的新的组合结构的阻抗示意图，其中对于并联谐振器来说，形成的两个低阻抗作为带外抑制的零点，带外零点的位置相比于现有技术更加提前，从而能够更好的改善左侧滚降。

本发明另一实施例中，上述的指定并联谐振器60可以是与一并联谐振器串联或者是并联；图3示出的是另一种滤波电路的结构示意图，参照图3所示，本实施例中以包含有一个指定并联谐振器60为例，该指定并联谐振器60与一并联谐振器串联，具体的，该指定并联谐振器60的输入端与两个串联谐振器相连接，该指定并联谐振器60的输出端与一并联谐振器相连接。

需要说明的是，在本发明的实施方式中，指定并联谐振器例如上述的指定并联谐振器60可以是与任一个并联谐振器串联，并且该指定并联谐振器的数量可以是多个，并且该指定并联谐振器可以是设置在任何一个并联谐振器与第三电感所在的支路上。

可选的，指定并联谐振器采用差频不等面积的拆分方式得到。本申请中并联拆分的两个谐振器的面积和频率甚至结构都是可以不同的。拆分的数量不限于2个，也可以是三个甚至三个以上。

参照图6所示，图中上图左边是单个谐振器，右边两个上面表示串联拆分，下面表示并联拆分。一般串联和并联拆分的两个谐振器的面积和频率是相同的，本申请中串联和并联拆分的两个谐振器的面积和频率甚至结构都是可以不同的。拆分的数量不限于2个，也可以是三个甚至三个以上。

本实施例中，本实施例具有以下积极效果：保证工艺制造可靠性；非线性拆分保证器件非线性性能较好：功率拆分，在高功率应用的时候，会使用多个谐振器来进行拆分来减小功率分布；版图布局更加灵活，有利于充分利用die面积，减小diesize，可以实现通过面积的灵活设计更好的填充芯片的空间，有利于更加紧密的排布，因此可以充分利用芯片面积，有助于降低芯片成本。

可选的，上述指定串联谐振器的结构参数与所述其他串联谐振器的结构参数不同，所述结构参数包括：上电极的环状凸起结构宽度、凹陷结构宽度和悬翼结构宽度中的任意一个或多个。

本实施例中，机电耦合系数的差异通过改变谐振器的环状凸起结构、凹陷结构、悬翼结构等来改变，另外通过改变谐振器的环状凸起结构、凹陷结构、悬翼结构可以调节谐振器Q值的分布，对于特定的性能指标，可以通过Q值分布的调节来获得理想的性能。

图4是本申请一示例性实施例示出的一种谐振器的上电极的结构示意图；参照图4所示，谐振器的上电极包括：凸起结构、凹陷结构以及悬翼结构，具体如图4所示，范围a表示悬翼结构；范围b表示凸起结构；范围c表示凹陷结构。图4左边是上电极的俯视图，右侧是上电极的剖面图。俯视图中，内部带斜线的区域是凹陷结构，上方两个箭头所在的环状区域分别是凸起结构和悬翼结构，其中最外圈环状区域是悬翼结构。上电极的中凸起结构和凹陷结构之间的宽度越小，机电耦合系数越小；环状凸起结构的宽度越大，机电耦合系数越小；悬翼结构的宽度越大，机电耦合系数越小。因此，可以通过控制各个结构的宽度，改变机电耦合系数。同时，各个结构的宽度会影响Q值的分布，通过合适的结构的选取，可以获得特定机电耦合系数下更好的性能。图5a，5b，5c表示的即是Q值的分布调节带来的效果。

具体的，图5a是本申请一示例性实施例示出的并联拆分前后整体曲线的对比结果示意图，除了Fs和Fp点的阻抗以外，其余的阻抗基本没有变化，因此实际拆分的时候，对滤波器其他性能没有影响。实线是拆分后，虚线是拆分前。

图5b是本申请一示例性实施例示出的并联拆分前后Fs频率处的Rs的对比结果示意图，从图5b可以看出，并拆分后，Rs明显的降低，Rs的降低对通带左侧有明显的改善。实线是拆分后，虚线是拆分前。

图5c是本申请一示例性实施例示出的串联拆分前后Fp处的Rp对比结果示意图，从图5c可以看出，并拆分后，Rp有明显的降低，Rp的降低对通带右侧有恶化。实线是拆分后，虚线是拆分前。

图5d是本申请一示例性实施例示出的采用并联拆分的效果示意图，并联拆分改善了Rs，Rs的提高对通带左侧有改善。当滤波器左侧有较高的指标需求的时候，可以通过并联拆分来获得需要的性能。

图5e示出了并联上拆分的两个谐振器机电耦合系数变化带来的效果，其中，实线是改善后的，虚线是之前的，从上图可以看出，对于相同的抑制(比如-50dB来说)滚降改善了2.5MHz。

本申请一实施例中还提供了一种提高滤波电路性能的方法，用于得到上述任一实施例所述的滤波电路。该滤波电路包括：多个谐振器，所述多个谐振器包括第一数量的串联谐振器和第二数量的并联谐振器，并且所述电路的输入端连接有第一电感，所述电路的输出端连接有第二电感，所述电路的接地端连接有第三电感；所述方法包括如下步骤A10：

步骤A10、在所述第二数量的并联谐振器中设置至少一个指定并联谐振器的属性参数与其他所述并联谐振器的属性参数不同。

本实施例中，通过在滤波器中设置使指定指定并联谐振器的属性参数与其他并联谐振器的属性参数形成差异化，能够显著的改善率波电路的插损和滚降，进而得到相对于现有技术中的滤波电路更优的性能。

本申请一实施例中，上述的属性参数包括：机电耦合系数。

本申请一实施例中，上述方法，还包括：设置所述指定并联谐振器与一所述并联谐振器串联。

需要说明的是，在本发明的实施方式中，该指定并联谐振器可以是与谐振器中的任一个并联谐振器串联，并且该指定并联谐振器的数量可以是多个，每个该指定并联谐振器分别设置在任何一个并联谐振器与第三电感所在的支路上；或者该多个并联谐振器同时串联在一个并联谐振器与第三电感所在的支路上。

本申请一实施例中，上述方法还包括：设置所述指定并联谐振器的输入端与两个所述串联谐振器相连接，所述指定并联谐振器的输出端与第三电感相连接。由此提高滤波器的性能。

本申请一实施例中，上述方法还包括：设置所述指定并联谐振器采用差频不等面积的拆分方式得到。

进而，可以通过设置指定并联谐振器的电极面积和与其串联的并联谐振器的电极的面积不同，可以实现通过面积的灵活设计更好的填充芯片的空间，有利于更加紧密的排布，因此可以充分利用芯片面积，有助于降低芯片成本。

本申请一实施例中，上述方法还包括：设置所述指定并联谐振器的结构参数与所述其他并联谐振器的结构参数不同，所述结构参数包括：上电极的环状凸起结构宽度、凹陷结构宽度和悬翼结构宽度中的任意一个或多个。

上述机电耦合系数的差异通过改变谐振器的环状凸起结构、凹陷结构、悬翼结构等来改变，另外通过改变谐振器的环状凸起结构、凹陷结构、悬翼结构可以调节谐振器Q值的分布，对于特定的性能指标，可以通过Q值分布的调节来获得理想的性能。

以上所述仅为本申请的较佳实施例而已，并不用以限制本申请，凡在本申请的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本申请保护的范围之内。