具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请实施例的说明书和权利要求书中的术语“第一”和“第二”等是用于区别不同的对象，而不是用于描述对象的特定顺序。

在本申请实施例的描述中，除非另有说明，“多个”的含义是指两个或两个以上。例如，多个元件是指两个元件或两个以上元件。

本文中术语“和/或”，是一种描述关联对象的关联关系，表示可以存在三种关系，例如，显示面板和/或背光，可以表示：单独存在显示面板，同时存在显示面板和背光，单独存在背光这三种情况。本文中符号“/”表示关联对象是或者的关系，例如输入/输出表示输入或者输出。

在本申请实施例中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。

本申请提供的滤波器组，该滤波器组包括：装置本体和设置在装置本体内的N个滤波器；其中，一个滤波器分别包括M组谐振器，一组谐振器中包括相互平行设置的Q个谐振器，一组谐振器与其他组谐振器并联放置，其他组谐振器为M组谐振器中除一组谐振器外的；每组谐振器均与滤波器组的输入端和输出端连接。本申请将五个滤波器和两个PQC6064开关芯片集成组合成单片集成化开关滤波器组，并设计版图安排布局。最终布局完成的体积仅 20mm×30mm×1.116mm。第一滤波器中心频率2.59GHz，带宽0.2GHz，通频带内插入损耗优于2.6dB，在小于2.28GHz以及大于2.9GHz的阻带范围内，其带外抑制大于30dB，驻波比优于1.13。第二滤波器中心频率1.795GHz，带宽 0.17GHz，通频带内通频带内插入损耗优于2.38dB，在小于1.38GHz以及大于 2.08GHz的阻带范围内，其带外抑制大于30dB，带内驻波比优于1.49；第三滤波器中心频率4.7GHz，带宽0.6GHz，通频带内插入损耗优于2.15dB，在小于 4.06GHz以及大于5.45GHz的阻带范围内，其带外抑制优于30dB，带内驻波比 1.33；第四滤波器中心频率2.054GHz，带宽0.2GHz，通频带内插入损耗优于 2.02dB，在小于1.62GHz以及大于2.68GHz的阻带范围内，其带外抑制优于30dB，带内驻波比1.51；第五滤波器中心频率3.75GHz，带宽0.5GHz，通频带内插入损耗优于1.4dB，在小于2.58GHz以及大于4.32GHz的阻带范围内，其带外抑制优于30dB，带内驻波比1.49。本申请集成了多个滤波器和两个射频开关，覆盖了多个5G主要常用频段，除电源外仅两个射频接口以及6个逻辑接口，大大降低了PCB布局设计难度。

本申请实施例提供的滤波器组，可以应用于滤波器中。

下面结合附图，通过具体的实施例及其应用场景对本申请实施例提供的一种滤波器组进行详细地说明。

图1示出了本申请实施例提供的一种滤波器组的结构示意图。如图1所示，本申请实施例的滤波器组，该滤波器组包括：装置本体10和设置在装置本体10 内的N个滤波器(例如滤波器11、滤波器12、滤波器13、滤波器14和滤波器 15)，其中，一个滤波器分别包括M组谐振器，一组谐振器中包括相互平行设置的Q个谐振器，一组谐振器与其他组谐振器并联放置，其他组谐振器为M组谐振器中除一组谐振器外的；每组谐振器均与滤波器组的输入端和输出端连接。

需要说明的是，为了清楚地说明本申请实施例的滤波器组的结构，图2A和图2B示意一个滤波器为例进行示意的。

如图2A和图2B所示，一个滤波器分别包括M组谐振器(例如谐振器组 16、谐振器组17和谐振器组18)，一组谐振器中包括相互平行设置的Q个谐振器，一组谐振器与其他组谐振器并联放置，其他组谐振器为M组谐振器中除一组谐振器外的；每组谐振器均与滤波器组的输入端和输出端连接。每组谐振器中的第一个谐振器分别与滤波器组的输入端连接，每组谐振器中的最后一个谐振器分别与所述滤波器组的输出端连接。

可选的，本申请实施例中，每组谐振器中的第一个谐振器的中间层导体上分别设置有一个第一抽头，每组谐振器中的最后一个谐振器的中间层导体上分别设置有一个第二抽头2。

可选的，本申请实施例中，上述装置本体为LTCC材料制备而成。

下面将具体介绍本申请实施例是如何设计各个滤波器的。

1、选择滤波器的电路结构

带通滤波器通常由各级相邻谐振器之间发生电耦合或磁耦形式的能量交换构成。本小结主要介绍了耦合谐振带通滤波器的设计方法，运用电磁 (ElectroMagnetic，EM)仿真工具来提取谐振点，外部Q值，耦合系数等滤波器设计关键设计信息。设计UIR滤波器通常包括以下四个主要步骤：

(1)根据指标需要确定滤波器的阶数和滤波器响应函数。(2)综合耦合矩阵[M]，K或者J电路变换器模型实现理想滤波器函数。(3)根据需求的尺寸、Q值和功率容量等指标，确定滤波器的类型(波导，同轴或微带等)。(4) 敲定滤波器的物理尺寸。

2、滤波器设计

根据设计指标的要求，利用CST Filter Designer 3D计算出耦合矩阵，得到每个谐振器的谐振频率以及各级之间的耦合系数以及有载Q值。然后在HFSS 中设计合适的物理模型，得到适合的谐振点。利用抽头耦合的方式仿真得到合适的有载Q值。最后使两个谐振器逐渐接近，得到两个明显的失谐振点，继而得到耦合系数，根据耦合矩阵调整耦合系数的大小，最后组成全部电路。整个滤波器可以认为是多个谐振器直接按90°相移后串联得到。

表1设计指标

在此，以第一滤波器11为例进行设计说明。每个谐振器都可以等效为一个电容与电感的并联。N阶UIR滤波器即含有N个谐振器，之间采用电容耦合的方式进行能量的传输，图3所示为其等效集总参数模型。其中C1＝C2＝7pF， L1＝L2＝0.5nH，C6＝C8＝0.98pF，L3＝0.6nH，C3＝4.5pF。由于此滤波器属于切比雪夫响应，所以在结构上是对称的，三个谐振器可以完全相同，也可以按对称结构略微变化，使滤波器的设计更加灵活。图4是此等效集总参数模型在ADS 中的仿真结果。观察图4，此滤波器工作在中心频率2.59GHz处，绝对通频带带宽200MHz，通带内的回波损耗优于20dB，在小于2GHz处和大于3.2GHz处带外抑制超过30dB。整体综合性能接近设计指标要求，这也说明了利用ADS进行带通滤波器初始的等效电路设计思路的正确性。

第一滤波器用五层UIR谐振器，如图5所示的三维结构，在HFSS仿真软件中采用抽头馈电方式仿真得到其谐振点大约为2.4GHz，单个谐振器谐振点比通带范围略低的原因是因为带有抽头馈电的两谐振器耦合后产生的失谐谐振点会向髙频处移动。此谐振器内部的耦合带状线宽度W＝0.4mm，长度L＝4mm，相临层耦合带状线重合长度L-a＝3.8mm。有谐振频率的计算公式可知，较小谐振器的等效电容值即可提高谐振频率。针对a值的大小进行仿真，在不改变L的情况下，a越大，谐振频率越高。图6是改变a的值来调整谐振器谐振频率的仿真结果。

将多个谐振器并联放置，如图7所示为三级谐振器的结构。在第一级和最后一级谐振器的中间层导体上分别添加一个抽头19，此抽头19作为滤波器的信号馈电结构。抽头19位置可在谐振器的长度方向上前后调节，用来调整有载Q 值的大小，且抽头19长度需要好好把握，抽头19长度较短可以减弱抽头19对输入输出级谐振器谐振点的影响，但过于短的抽头19会导致模型端口离谐振器过近，无法保证其馈电为弱耦合方式，以至于因为仿真设置的问题影响实际性能，造成仿真误差。设置各谐振器之间距为变量，用来调整调整耦合强弱。除输入输出面以外，其余四个面均设置接地屏蔽层。

LTCC电介质选则型号为DuPont951的生瓷浆料，相对介电常数[email protected]，损耗角正切为[email protected]，内部导体材料为玻璃纤维掺杂下的银浆。掺入玻璃纤维是为了提高金属浆料的流动性，降低收缩率；负面影响就是电导率的下降。对初始建模进行分析，三个谐振器相同，a＝1.9mm，谐振器间距gap＝0.6mm。抽头19位置coord＝-0.5mm，即如图7所示，抽头19在水平方向上离谐振器中点的距离。仿真结果如图8所示。与图4相比，滤波器的幅频响应趋势已经显现，中心频点偏移近10％，至2.3GHz，可通过调整a的值来调整滤波器中心频率。通带内两个传输极点不是很明显，且频率相距很近，根据耦合系数k_ij的计算公式可知，此时耦合系数较小，需要降低gap的值来增大耦合系数。

根据上文针对优化思路的描述，调整a＝1.3mm，gap＝0.5mm，coord＝-0.4mm 后，仿真结果如图9所示。

从仿真结果可以看出，第一滤波器10中心频点处插入损耗2.1dB，2GHz 的阻带范围内，其带外抑制大于30dB，3.1GHz处出现了传输零点，在2.98GHz 时带外抑制大于30dB，回波损耗优于25dB，优化后的结果在低频抑制上还与设计指标有一定差距。滤波器尺寸为4.3mm×2.8mm×0.85mm，由于滤波器集成在整个个开关滤波器组中，所以没有设计外围相关的测试焊盘以及接地结构。

将图7与图4进行对比，通带内的回波损耗经优化后已经优于ADS原理图的仿真结果，但插入损耗明显增大，达到了2.1dB，有限的Q值是造成插损大幅度增加的主要原因，而金属浆料的掺杂加重了这个趋势。原理图中并未出现传输零点，而物理模型的仿真在3.1GHz处出现了传输零点，这是因为第一级谐振器和第三集谐振器之间发生了交叉耦合，从而在高祖带外产生了传输零点。其产生原理如图8所示。

图中C12，C23用来表示谐振器之间以电耦合的形式进行能量交换，L13表示谐振器之间以磁耦合的形式进行能量交换。额外产生的交叉耦合L13即为传输零点的产生原因。C12，C23是电耦合的形式，容性耦合对信号的传输相移为 +90°，L13是磁耦合形式，感性耦合对信号的传输相移为-90°。对于谐振器本身，在高于谐振点的频率部分，谐振器对信号作用+90°的相移，在低于谐振点的频率部分，谐振器对信号作用-90°的相移。为了便于分析传输零点产生的原因及产生的位置，实际设计中一般利用相位转移示意图来表征相位变化关系。图9中位于三角形三个顶点的圆圈及其内部数字代表第N个谐振器，三角形的边由圈与圈之间的电容电感构成，其中电容代表各级谐振器之间呈现+90°相移的电耦合，电感代表各级谐振器之间呈现-90°相移的磁耦合。

表2不同频率与通带的相位关系

在低于谐振频率时，观察主信号传播流程和交叉耦合信号传播流程之间的相位差，低于谐振频率时，相位差为360°，与主信号同相，所以在低于通带的过渡带处没有传输零点产生；高于谐振频率时，相位差为180°，与主信号反相，在高于通带的过渡带处会产生一个传输零点。

为了针对带外抑制未达到设计指标的问题，决定增加阶数，设计了四阶UIR 谐振带通滤波器，在2.28GHz即达到设计目标要求的30dB抑制，但通带内插入损耗增大到2.6dB，回波损耗优于25dB，体积为4.3mm×3.4mm×0.85mm，在纵向长度上增加了0.5mm。三阶与四阶滤波器仿真结果对比如图10所示。

可选的，本申请实施例中，上述滤波器组还包括：开关电路；开关电路设置于装置本体10内。

可选的，本申请实施例中，上述开关电路设置于N个滤波器的上层，开关电路与N个滤波器间还设置有接地板。

本申请实施例中，为了实现五个通路之间自由切换的开关滤波器组，首先需要选取性能合适的开关芯片来构建切换电路。关于各类开关芯片的特点在前文中已经有所描述，依照各工艺特点做出正确的选择，这是整个开关滤波器组设计的关键点。鉴于此开关芯片的使用场景，低损耗是第一要求，其次考虑平坦的带内波动及隔离度。基于以上的考量，本文选取Qorvo公司的QPC6064六通道开关芯片。该芯片是一款基于绝缘体上硅(Siliconon Insulator，SOI)CMOS 工艺的SP6T吸收式开关芯片。频率覆盖5MHz-6GHz的宽带范围。该芯片有着较小的插入损耗。

表3 QPC6064开关芯片主要指标

由于采用±6V供电，使用-0.2V-6V电压做逻辑控制并且兼容1.8V的CMOS 逻辑电平，因为是吸收式开关，即使在全关断功能开启时一样拥有优秀的回波损耗。芯片采用标准封装，整体尺寸为4mm×4mm×0.75mm。由于本次设计的滤波器最高频段为4.4GHz-5GHz，此款芯片完全覆盖这个频率范围，并且其低插损，高隔离的特性完全满足系统要求，小型化的标准封装，非常简单的外围电路，配合LTCC的单片集成化设计将为整个滤波器组在体积以及性能上都有着很大的提升。

根据已经选择的开关芯片设计如图11的开关滤波器组原理图，其中U1、 U2表示QPC6064开关芯片，U3、第二滤波器、第三滤波器、第四滤波器、第五滤波器、U8为本次设计的滤波器。射频信号从U1芯片的22管脚(PIN)引入，控制V1、V2、V3管脚的电平选择合适的信道，从U2芯片的22pin引出。开关芯片外围电容均为0402标准封装，容值100pF的去耦电容。

可选的，本申请实施例中，开关电路包括第一芯片和第二芯片；N个滤波器包括第一滤波器、第二滤波器、第三滤波器、第四滤波器和第五滤波器；

其中，第一芯片U1与第一滤波器(即滤波器11)连接，第二芯片U2与第一滤波器(即滤波器11)相连接；第一芯片U1与第二滤波器(即滤波器12) 相连接，第二芯片U2与第二滤波器(即滤波器12)相连接；第一芯片U1与第三滤波器(即滤波器13)相连接，第二芯片U2与第三滤波器(即滤波器13) 相连接；第一芯片U1与第四滤波器(即滤波器14)相连接，第二芯片U2与第四滤波器(即滤波器14)相连接；第一芯片U1与第五滤波器(即滤波器15) 相连接，第二芯片U2与第五滤波器(即滤波器15)相连接。

考虑QPC6064开关芯片的管脚定义及其不对称的外围结构，如表4的真值表也不是对称的，在此设计滤波器与位号为第一芯片U1、第二芯片U2的开关芯片的连接方式如图11所示。位号为第一芯片U1的开关芯片第14(RF1)pin 与位号为第一滤波器1端口相连接，位号为第二芯片U2的开关芯片第24(RF6) pin与位号为第一滤波器2端口相连接。与之类似的，第一芯片U1的第11(RF2) pin与第二滤波器的1端口相连接，第二芯片U2的第2(RF5)pin与第二滤波器的2端口相连接。第一芯片U1的第8(RF3)pin与第三滤波器的1端口相连接，第二芯片U2的第5(RF4)pin与第三滤波器的2端口相连接。第一芯片 U1的第5(RF4)pin与第四滤波器的1端口相连接，第二芯片U2的第8(RF3) pin与第四滤波器的2端口相连接。第一芯片U1的第2(RF5)pin与第五滤波器的1端口相连接，第二芯片U2的第11(RF2)pin与第五滤波器的2端口相连接。

从电路原理图中可以看到，两开关的逻辑控制部分分开处理，共6位二进制数。这样布局的好处是，整个模块内射频线没有交叉，板间互连的设计得以简化，坏处就是控制pin的翻倍。也可以考虑利用逻辑电路进行编译码来同时控制两个开关，但电路设计较为复杂，滤波器组顶层面积有限，并不容易布局。若采用两个开关芯片共用逻辑控制的方式，在布局时，射频走线一定会有交叉，需要在整个开关滤波器组的滤波器与开关电路之间再设计一层带状线用来实现射频线的交叉。

QPC6064开关芯片真值表见表4。其中“1”代表高电平，对于的电压阈值范围是1.1V至VDD，“0”代表低电平对应的电压阈值范围是0至0.63V，兼容CMOS电平。

表4 QPC6064开关芯片真值表

参考QPC6064开关芯片的真值表以及开关滤波器组原理图，整个开关滤波器组的6位真值表如表5。

表5开关滤波器组6位真值表

LTCC工艺与印刷工艺有很好的兼容性，针对PCB工艺做出略微改动就可以得到采用LTCC介质基材的印刷电路。按照设计PCB时的流程设计基于LTCC 基材的开关电路部分。

可以理解，整个开关电路部分在滤波器组的上方叠层，由接地板隔开，避免信号的串扰和泄露。滤波器所在部分由10层介质基板组成。为了使射频信号正常传输，滤波器的输入输出采用特性阻抗50Ω的带状线，并在带状线两端密集排布金属通孔。金属通孔可以起到很好的屏蔽作用，可避免带状线的高次模寄生以及抑制各通道之间的串扰。带状线终端接金属通孔，通向上层开关芯片部分。经过仿真验证，连接带状线与微带线之间的金属通孔直径越小，带状线上层地板即微带线地板上的反焊盘开窗越大，对射频信号的影响越小。结合工艺极限以及布局布板的便捷性，综合考量后，金属通孔直径设置为0.088mm，地板反焊盘开窗采用直径0.4mm。

本申请提供的滤波器组，该滤波器组包括：装置本体和设置在装置本体内的 N个滤波器；其中，一个滤波器分别包括M组谐振器，一组谐振器中包括相互平行设置的Q个谐振器，一组谐振器与其他组谐振器并联放置，其他组谐振器为M组谐振器中除一组谐振器外的；每组谐振器均与滤波器组的输入端和输出端连接。本申请将五个滤波器和两个PQC6064开关芯片集成组合成单片集成化开关滤波器组，并设计版图安排布局。最终布局完成的体积仅 20mm×30mm×1.116mm。第一滤波器中心频率2.59GHz，带宽0.2GHz，通频带内插入损耗优于2.6dB，在小于2.28GHz以及大于2.9GHz的阻带范围内，其带外抑制大于30dB，驻波比优于1.13。第二滤波器中心频率1,795GHz，带宽 0.17GHz，通频带内通频带内插入损耗优于2.38dB，在小于1.38GHz以及大于 2.08GHz的阻带范围内，其带外抑制大于30dB，带内驻波比优于1.49；第三滤波器中心频率4.7GHz，带宽0.6GHz，通频带内插入损耗优于2.15dB，在小于 4.06GHz以及大于5.45GHz的阻带范围内，其带外抑制优于30dB，带内驻波比 1.33；第四滤波器中心频率2.054GHz，带宽0.2GHz，通频带内插入损耗优于 2.02dB，在小于1.62GHz以及大于2.68GHz的阻带范围内，其带外抑制优于30dB，带内驻波比1.51；第五滤波器中心频率3.75GHz，带宽0.5GHz，通频带内插入损耗优于1.4dB，在小于2.58GHz以及大于4.32GHz的阻带范围内，其带外抑制优于30dB，带内驻波比1.49。具体结果见图12A和图12B。本申请集成了多个滤波器和两个射频开关，覆盖了多个5G主要常用频段，除电源外仅两个射频接口以及6个逻辑接口，大大降低了PCB布局设计难度。

需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台电子设备(可以是手机，计算机，服务器，空调器，或者网络设备等)执行本申请各个实施例所述的方法。

上面结合附图对本申请的实施例进行了描述，但是本申请并不局限于上述的具体实施方式，上述的具体实施方式仅仅是示意性的，而不是限制性的，本领域的普通技术人员在本申请的启示下，在不脱离本申请宗旨和权利要求所保护的范围情况下，还可做出很多形式，均属于本申请的保护之内。