阅读说明：本技术 一种电流孔径垂直电子晶体管外延结构及其制备方法 (Current aperture vertical electronic transistor epitaxial structure and preparation method thereof ) 是由 左万胜 钮应喜 程海英 钟敏 郗修臻 张晓洪 刘锦锦 刘洋 史田超 于 2019-12-10 设计创作，主要内容包括：本发明公开了一种电流孔径垂直电子晶体管外延结构及其制备方法,所述电流孔径垂直电子晶体管外延结构由下至上依次包括：GaN自支撑衬底或硅基衬底、低掺杂n型GaN漂移层A、多周期GaN/Al<Sub>x</Sub>Ga<Sub>1-x</Sub>N隧穿层,其中0<x<0.3、低掺杂n型GaN漂移层B、导通孔径层、GaN沟道层；并且在所述导通孔径层的两侧还分别设有电流阻挡层；通过在漂移区内插入多周期GaN/Al<Sub>x</Sub>Ga<Sub>1-x</Sub>N隧穿层,通过调控多周期的周期数、多周期内的GaN与Al<Sub>X</Sub>Ga<Sub>1-X</Sub>N的厚度及Al组分,提高器件的耐压特性,通过隧穿效应显著缓解器件击穿电压与导通电阻之间的矛盾,改善器件的稳定性和可靠性。(The invention discloses a current aperture vertical electronic transistor epitaxial structure and a preparation method thereof, wherein the current aperture vertical electronic transistor epitaxial structure sequentially comprises the following components from bottom to top: GaN self-supporting substrate or silicon-based substrate, low-doped n-type GaN drift layer A, and multicycle GaN/Al x Ga 1‑x N a tunneling layer of which 0<x<0.3, a low-doped n-type GaN drift layer B, a conduction aperture layer and a GaN channel layer; current blocking layers are respectively arranged on two sides of the conducting aperture layer; by inserting multi-period GaN/Al in the drift region x Ga 1‑x N tunneling layer by adjusting and controlling the periodicity of multiple periods, GaN and Al in multiple periods X Ga 1‑X The thickness of N and the Al component improve the voltage resistance of the device, and the breakdown voltage and the on-resistance of the device are remarkably relieved through the tunneling effectThe contradiction between the two methods improves the stability and the reliability of the device.)

一种电流孔径垂直电子晶体管外延结构及其制备方法

技术领域

本发明属于半导体技术领域，具体涉及一种电流孔径垂直电子晶体管外延结构及其制备方法。

背景技术

水平结构AlGaN/GaN HEMT从1993年发展到至今，得益于AlGaN/GaN异质结界面处存在高浓度的2DEG使器件具有较低的导通电阻以及能量损耗。水平结构AlGaN/GaN HEMT处于关断状态下承受高耐压，栅极靠近漏极边缘有大量电荷积累，这种电场集中效应时器件工作在高压状态下容易发生雪崩击穿，AlGaN表面态容易束缚电子导致电流崩塌。

垂直结构AlGaN/GaN电流孔径垂直电子晶体管处于关断状态下，n-GaN漂移区承受的大部分电压。电流沿着垂直方向通过漂移区到达漏电极，n-GaN掺杂浓度过低虽然可以增大器件的击穿电压，但会增加器件的导通电阻。现有技术器件耐压的提高是通过降低缓冲层掺杂浓度增加导通电阻的方式实现。如何获得低掺杂和高迁移率n-GaN对于提高器件耐压和降低导通电阻是亟需解决的问题。

发明内容

本发明的目的在于提供一种电流孔径垂直电子晶体管外延结构及其制备方法。

本发明采取的技术方案为：

一种电流孔径垂直电子晶体管外延结构，所述电流孔径垂直电子晶体管外延结构由下至上依次包括：GaN自支撑衬底或硅基衬底、低掺杂n型GaN漂移层A、多周期GaN/Al_xGa_1-xN隧穿层，其中0<x<0.3、低掺杂n型GaN漂移层B、导通孔径层、GaN沟道层；并且在所述导通孔径层的两侧还分别设有电流阻挡层。

进一步地，所述GaN沟道层之上还包括势垒层。

形成所述低掺杂n型GaN漂移层A、低掺杂n型GaN漂移层B的低掺杂n型GaN半导体材料均是硅掺杂的n型GaN半导体材料。

所述低掺杂n型GaN漂移层B中的硅掺杂量是所述低掺杂n型GaN漂移层A中硅掺杂量的10-100倍，这样的结构通过隧穿效应可显著缓解器件击穿电压与导通电阻之间的矛盾。

所述低掺杂n型GaN漂移层A、低掺杂n型GaN漂移层B中硅掺杂量分别为1×10¹⁵～5×10¹⁵cm^-3，1×10¹⁶～5×10¹⁷cm^-3。

所述低掺杂n型GaN漂移层A、低掺杂n型GaN漂移层B的厚度分别为1～2μm、2～3μm。

所述多周期GaN/Al_xGa_1-xN隧穿层的周期数为3～5。所述多周期GaN/Al_xGa_1-xN隧穿层中，GaN厚度为1-1.5nm，Al_xGa_1-xN厚度为1-2nm；高于此周期载流子难以通过隧穿的方式通过；当势垒足够薄时，能量低于势垒的载流子可以穿过势垒形成电流，随着SiH₄掺杂浓度的提高、势垒越薄载流子隧穿的几率越大，而器件的耐压能力与隧穿层Al的组分和隧穿层整体的厚度成正比，因此，低于此周期耐压性能降低，因此本发明通过多周期GaN/Al_xGa_1-xN隧穿层的周期数及厚度来获得较好的隧穿效应。

所述导通孔径层由n型GaN半导体材料形成，为了增加导通率，所述导通孔径层中的n型掺杂浓度大于低掺杂n型GaN漂移层B中的n型掺杂浓度。

本发明还提供了所述的电流孔径垂直电子晶体管外延结构的制备方法，所述制备方法包括以下步骤：

(1)在GaN自支撑衬底或硅基衬底上外延低掺杂n型GaN层半导体材料，形成低掺杂n型GaN漂移层A；

(2)在低掺杂n型GaN漂移层A上外延多周期GaN/Al_xGa_1-xN隧穿层；

(3)在多周期GaN/Al_xGa_1-xN隧穿层上外延低掺杂n型GaN漂移层B；

(4)在低掺杂n型GaN漂移层B上外延n型GaN半导体材料，形成厚度为0.5～1μm导通孔径层；

(5)在导通孔径层上制作掩模，利用该掩模在导通孔径层的两侧位置注入p型杂质Al形成厚度与导通孔径层相同，宽度为0.5～1μm的电流阻挡层；

(6)在电流阻挡层和导通孔径层上部外延GaN半导体材料，形成厚度为50～200nm的GaN沟道层。

所述步骤(1)和(3)中，外延生长的温度和压强分别为1150-1120℃、100-200Torr；

所述步骤(2)中，外延生长的温度和压强分别为1050-1100℃、50-100Torr；

所述步骤(4)、(6)中，外延生长的温度和压强分别为1100-1120℃、100-200Torr。

与现有技术相比，本发明具有以下优点：

1.在漂移区内***多周期GaN/Al_xGa_1-xN隧穿层，通过调控多周期的周期数、多周期内的GaN与Al_xGa_1-xN的厚度及Al组分，提高器件的耐压特性，通过隧穿效应显著缓解器件击穿电压与导通电阻之间的矛盾，改善器件的稳定性和可靠性。

2.较传统外延结构，不需要通过增加漂移层的厚度来实现高耐压特性，减小原材料的消耗。

附图说明

图1为实施例1中的电流孔径垂直电子晶体管外延结构图；

图2为比较例1中的电子晶体管外延结构图；

图3为实施例和比较例中的电子晶体管外延结构制备成电子晶体管器件后的I-V曲线；

其中，1-GaN自支撑衬底或硅基衬底、2-低掺杂n型GaN漂移层A 、3-多周期GaN/Al_xGa_1-xN隧穿层、4-低掺杂n型GaN漂移层B、5-导通孔径层、6-GaN沟道层、7-电流阻挡层。

具体实施方式

下面结合实施例对本发明进行详细说明。

实施例1

一种电流孔径垂直电子晶体管外延结构，由下至上依次包括：GaN自支撑衬底或硅基衬底1、低掺杂n型GaN漂移层A 2、多周期GaN/Al_xGa_1-xN隧穿层3，其中0<x<0.3、低掺杂n型GaN漂移层B 4、导通孔径层5、GaN沟道层6；并且在所述导通孔径层的两侧还分别设有电流阻挡层7。

形成所述低掺杂n型GaN漂移层A、低掺杂n型GaN漂移层B的低掺杂n型GaN半导体材料均是硅掺杂的n型GaN半导体材料。所述低掺杂n型GaN漂移层B中的硅掺杂量是所述低掺杂n型GaN漂移层A中硅掺杂量的10-100倍，这样的结构通过隧穿效可显著缓解器件击穿电压与导通电阻之间的矛盾。所述低掺杂n型GaN漂移层A、低掺杂n型GaN漂移层B中硅掺杂量分别为1×10¹⁵～5×10¹⁵cm^-3，1×10¹⁶～5×10¹⁷cm^-3。

所述低掺杂n型GaN漂移层A、低掺杂n型GaN漂移层B的厚度分别为1～2μm、2～3μm。

所述多周期GaN/Al_xGa_1-xN隧穿层的周期数为3～5。

所述多周期GaN/Al_xGa_1-xN隧穿层中，GaN厚度为1-1.5nm，Al_xGa_1-xN厚度为1-2nm。

所述导通孔径层由n型GaN半导体材料形成，所述导通孔径层中的n型掺杂浓度大于低掺杂n型GaN漂移层B中的n型掺杂浓度。

所述电流孔径垂直电子晶体管外延结构的制备方法，包括以下步骤：

(1)在GaN自支撑衬底或硅基衬底上外延低掺杂n型GaN层半导体材料，形成低掺杂n型GaN漂移层A；外延生长的温度和压强分别为1150-1120℃、100-200Torr；

(2)在低掺杂n型GaN漂移层A上外延多周期GaN/Al_xGa_1-xN隧穿层；外延生长的温度和压强分别为1050-1100℃、50-100Torr；

(3)在多周期GaN/Al_xGa_1-xN隧穿层上外延低掺杂n型GaN漂移层B；外延生长的温度和压强分别为1150-1120℃、100-200Torr；

(4)在低掺杂n型GaN漂移层B上外延n型GaN半导体材料，形成厚度为0.5～1μm导通孔径层；延生长的温度和压强分别为1100-1120℃、100-200Torr；

(5)在导通孔径层上制作掩模，利用该掩模在导通孔径层的两侧位置注入p型杂质Al形成厚度与导通孔径层相同，宽度为0.5～1μm的电流阻挡层；

(6)在电流阻挡层和导通孔径层上部外延GaN半导体材料，形成厚度为50～200nm的GaN沟道层；延生长的温度和压强分别为1100-1120℃、100-200Torr。

比较例1

一种电子晶体管外延结构，由下至上依次包括：GaN自支撑衬底或硅基衬底1、低掺杂n型GaN漂移层A 2、导通孔径层5、GaN沟道层6；并且在所述导通孔径层的两侧还分别设有电流阻挡层7。

将上述实施例1和比较例1中的电子晶体管外延结构按照常规方法制备成电子晶体管器件，测试其I-V曲线，结果如图3所示，从图中可以看出本发明实施例1中的电子晶体管外延结构制备的器件具有较好的耐压特性。

上述参照实施例对一种电流孔径垂直电子晶体管外延结构及其制备方法进行的详细描述，是说明性的而不是限定性的，可按照所限定范围列举出若干个实施例，因此在不脱离本发明总体构思下的变化和修改，应属本发明的保护范围之内。