阅读说明：本技术 一种自校准张弛振荡器 (Self-calibration relaxation oscillator ) 是由 许美程 唐一倩 沈剑均 于 2019-09-29 设计创作，主要内容包括：本发明公开了一种自校准张弛振荡器,属于集成电路领域。本发明包括环形振荡器模块、数字校准模块、电流镜阵列模块、振荡器核心电路模块；本发明中通过振荡器核心电路模块连接数字校准模块,对其产生时钟信号,数字校准模块通过调节Nbits信号,控制电流镜阵列模块,从而调整振荡器核心电路模块中对电容充电的电流Ic,并且动态校准输出时钟频率,实现了时钟频率的自适应校准。并且振荡器核心电路模块采用一个电流控制延迟单元以及GM-C误差积分器构成,代替传统的电压模比较器,有效降低了功耗。(The invention discloses a self-calibration relaxation oscillator, and belongs to the field of integrated circuits. The invention comprises a ring oscillator module, a digital calibration module, a current mirror array module and an oscillator core circuit module; according to the invention, the oscillator core circuit module is connected with the digital calibration module to generate a clock signal, and the digital calibration module controls the current mirror array module by adjusting the Nbits signal, so that the current Ic for charging the capacitor in the oscillator core circuit module is adjusted, the output clock frequency is dynamically calibrated, and the self-adaptive calibration of the clock frequency is realized. And the oscillator core circuit module is formed by adopting a current control delay unit and a GM-C error integrator, so that the traditional voltage mode comparator is replaced, and the power consumption is effectively reduced.)

一种自校准张弛振荡器

技术领域

本发明涉及集成电路领域，具体涉及一种自校准张弛振荡器。

背景技术

时钟产生电路是现代电子系统必不可少的组成部分，高精度时钟电路一般由外部晶振产生，然而其占用面积较大，不适用于片上集成系统。张弛振荡器电路是一种通过给电容充放电产生方波的一种振荡器结构，由于其结构简单、起振可靠、占用芯片面积较小、功耗较低而获得大量的应用。现有技术中，张弛振荡器存在频率受工艺偏差较大、频率精度不够高的问题。

发明内容

本发明的目的在于克服现有技术中的不足，提供一种自校准张弛振荡器。

本发明的技术方案是：一种自校准张弛振荡器，包含环形振荡器模块、数字校准模块、电流镜阵列模块、振荡器核心电路模块；环形振荡器模块连接数字校准模块，为数字校准模块提供参考时钟信号；数字校准模块连接电流镜阵列模块，控制电流镜阵列模块电流大小；电流镜阵列模块连接振荡器核心电路模块，为振荡器核心电路模块提供可调谐的电流；振荡器核心电路模块连接数字校准模块，产生时钟信号。

进一步的技术方案，环形振荡器模块包括第一P沟道MOS管MP1、第二P沟道MOS管MP2、第三P沟道MOS管MP3、第四P沟道MOS管MP4、第五P沟道MOS管MP5、第六P沟道MOS管MP6、第七P沟道MOS管MP7、第一N沟道MOS管MN1、第二N沟道MOS管MN2、第三N沟道MOS管MN3、第四N沟道MOS管MN4、第五N沟道MOS管MN5、第六N沟道MOS管MN6、第七N沟道MOS管MN7、第八N沟道MOS管MN8，偏置电流Ibias连接至第一N沟道MOS管MN1的漏极，所述MOS管MP1、第二P沟道MOS管MP2、第三P沟道MOS管MP3、第四P沟道MOS管MP4的源极均接电源Vcc，所述第一N沟道MOS管MN1、第二N沟道MOS管MN2、第三N沟道MOS管MN3、第四N沟道MOS管MN4、第五N沟道MOS管MN5的源极均接地，所述第一N沟道MOS管MN1、第二N沟道MOS管MN2、第三N沟道MOS管MN3、第四N沟道MOS管MN4、第五N沟道MOS管MN5的栅极均接偏置电流Ibias，第二N沟道MOS管MN2的漏极与第一P沟道MOS管MP1的漏极连接，第二N沟道MOS管MN2的漏极分别与第一P沟道MOS管MP1、第二P沟道MOS管MP2、第三P沟道MOS管MP3、第四P沟道MOS管MP4的栅极连接，第二P沟道MOS管MP2的漏极与第五P沟道MOS管MP5的源极连接，第三P沟道MOS管MP3的漏极与第六P沟道MOS管MP6的源极连接，第四P沟道MOS管MP4的漏极与第七P沟道MOS管MP7的源极连接，第三N沟道MOS管MN3的漏极与第六N沟道MOS管MN6的源极连接，第四N沟道MOS管MN4的漏极与第七N沟道MOS管MN7的源极连接，第五N沟道MOS管MN5的漏极与第八N沟道MOS管MN8的源极连接，第五P沟道MOS管MP5的漏极、第六N沟道MOS管MN6的漏极、第六P沟道MOS管MP6的栅极、第七N沟道MOS管MN7的栅极连接，第六P沟道MOS管MP6的漏极、第七N沟道MOS管MN7的漏极、第七P沟道MOS管MP7的栅极、第八N沟道MOS管MN8的栅极连接，第五P沟道MOS管MP5的栅极、第六N沟道MOS管MN6的栅极、第七P沟道MOS管MP7的漏极、第八N沟道MOS管MN8的漏极连接后输出参考时钟信号clk-ref。

进一步的技术方案，振荡器核心电路模块的输入端为电流镜阵列模块的输出的可调谐电流Ic，包括第一电容C1、第二电容C2、第二电容C3、第一可调谐电容Cvar1、第二可调谐电容Cvar2、跨导放大器Gm、热敏电阻Rt、第一电流源Is1、第二电流源Is2、第一MOS管M1、第二MOS管M2、第一互动式电流源Ivar1、第二互动式电流源Ivar2、第一误差放大器、第一反相器D1、第二反相器D2、开关逻辑块，第一可调谐电容Cvar1、第一电容C1、开关S7并联且一端接地，另一端经开关S5连接至电流Ic、经开关S6连接至跨导放大器Gm的正极，第二可调谐电容Cvar2、第二电容C2、开关S10并联且一端接地，另一端经开关S8连接至电流Ic、经开关S9连接至跨导放大器Gm的正极，跨导放大器Gm的输出端经第三电容C3接地，第一电流源Is1一端接电源Vdd，第一电流源Is1的输出参考电压Vref至跨导放大器Gm的负极，第一电流源Is1的输出通过热敏电阻Rt接地，第二电流源Is2一端接电源Vdd，第一误差放大器接电源Vdd，第一误差放大器的负极连接至其输出端，第二电流源Is2输出分别与第一误差放大器的输入端正极、第一MOS管M1的源极连接，第一MOS管M1的漏极、第二MOS管M2的漏极、第一MOS管M1的栅极、第二MOS管M2的栅极连接，第二MOS管M2的源极接地，第一误差放大机的输出端连接至第一互动式电流源Ivar1，第一互动式电流源Ivar1经开关S11后连接至第一反相器D1的输入端，第二互动式电流源Ivar2的一端接地，另一端经开关S12后连接至第一反相器D1的输入端，跨导放大器Gm的输出分别与第一互动式电流源Ivar1、第二互动式电流源Ivar2连接，第一反相器D1与第二反相器D2串联，第二反相器D2输出时钟电压Vclk至开关模块。

本发明的有益效果：

1、本发明的自校准张弛振荡器可以完成自适率校准工作，相比传统张弛振荡器中数字校准需要外部MCU控制不能够实现自动校准，本发明中无需外接任何时钟信息，可实现时钟频率的自适应校准，提高输出时钟频率在工艺条件下的精度。

2、本发明同时可实现多个频点的时钟输出，具有更大灵活性。

3、本发明振荡器核心电路模块由一个电流控制延迟单元以及GM-C误差积分器构成，代替传统的电压模比较器，有效降低了功耗，同时最小化面积和功耗，降低成本。

附图说明

图1为本发明的张弛振荡器的系统框图；

图2为本发明的数字校准模块实现框图

图3为本发明的环形振荡器模块实现图；

图4为本发明的振荡器核心模块实现图。

具体实施方式

下面通过非限制性实施例，进一步阐述本发明，理解本发明。

本发明为一种自校准张弛振荡器，如图1，包含环形振荡器模块、数字校准模块、电流镜阵列模块、振荡器核心电路模块；环形振荡器模块连接数字校准模块，为数字校准模块提供参考时钟信号；数字校准模块连接电流镜阵列模块，控制电流镜阵列模块电流大小；电流镜阵列模块连接振荡器核心电路模块，为振荡器核心电路模块提供可调谐的电流；振荡器核心电路模块连接数字校准模块，产生时钟信号。

工作流程如图2，上电开始后，振荡器核心电路模块产生一个时钟信号Vclk使数字部分开始工作，数字部分控制的En_able使能信号为高电平时，环形振荡器模块和数字校准模块开始工作，数字校准模块通过调节Nbits信号，相应地控制电流镜阵列模块，从而调整振荡器核心电路模块中对电容充电的电流Ic，并且动态校准输出时钟频率。同时通过调整可调谐电容，可实现多个频点的时钟输出。

其中，如图3，环形振荡器模块包括第一P沟道MOS管MP1、第二P沟道MOS管MP2、第三P沟道MOS管MP3、第四P沟道MOS管MP4、第五P沟道MOS管MP5、第六P沟道MOS管MP6、第七P沟道MOS管MP7、第一N沟道MOS管MN1、第二N沟道MOS管MN2、第三N沟道MOS管MN3、第四N沟道MOS管MN4、第五N沟道MOS管MN5、第六N沟道MOS管MN6、第七N沟道MOS管MN7、第八N沟道MOS管MN8，偏置电流Ibias连接至第一N沟道MOS管MN1的漏极，所述MOS管MP1、第二P沟道MOS管MP2、第三P沟道MOS管MP3、第四P沟道MOS管MP4的源极均接电源Vcc，所述第一N沟道MOS管MN1、第二N沟道MOS管MN2、第三N沟道MOS管MN3、第四N沟道MOS管MN4、第五N沟道MOS管MN5的源极均接地，所述第一N沟道MOS管MN1、第二N沟道MOS管MN2、第三N沟道MOS管MN3、第四N沟道MOS管MN4、第五N沟道MOS管MN5的栅极均接偏置电流Ibias，第二N沟道MOS管MN2的漏极与第一P沟道MOS管MP1的漏极连接，第二N沟道MOS管MN2的漏极分别与第一P沟道MOS管MP1、第二P沟道MOS管MP2、第三P沟道MOS管MP3、第四P沟道MOS管MP4的栅极连接，第二P沟道MOS管MP2的漏极与第五P沟道MOS管MP5的源极连接，第三P沟道MOS管MP3的漏极与第六P沟道MOS管MP6的源极连接，第四P沟道MOS管MP4的漏极与第七P沟道MOS管MP7的源极连接，第三N沟道MOS管MN3的漏极与第六N沟道MOS管MN6的源极连接，第四N沟道MOS管MN4的漏极与第七N沟道MOS管MN7的源极连接，第五N沟道MOS管MN5的漏极与第八N沟道MOS管MN8的源极连接，第五P沟道MOS管MP5的漏极、第六N沟道MOS管MN6的漏极、第六P沟道MOS管MP6的栅极、第七N沟道MOS管MN7的栅极连接，第六P沟道MOS管MP6的漏极、第七N沟道MOS管MN7的漏极、第七P沟道MOS管MP7的栅极、第八N沟道MOS管MN8的栅极连接，第五P沟道MOS管MP5的栅极、第六N沟道MOS管MN6的栅极、第七P沟道MOS管MP7的漏极、第八N沟道MOS管MN8的漏极连接后输出参考时钟信号clk-ref，为数字校准模块提供参考时钟信号；

如图4，振荡器核心电路模块的输入端为电流镜阵列模块的输出的可调谐电流Ic，振荡器核心电路模块由一个电流控制延迟单元以及GM-C误差积分器构成，代替传统的电压模比较器，有效降低了功耗。包括第一电容C1、第二电容C2、第二电容C3、第一可调谐电容Cvar1、第二可调谐电容Cvar2、跨导放大器Gm、热敏电阻Rt、第一电流源Is1、第二电流源Is2、第一MOS管M1、第二MOS管M2、第一互动式电流源Ivar1、第二互动式电流源Ivar2、第一误差放大器、第一反相器D1、第二反相器D2、开关逻辑块，第一可调谐电容Cvar1、第一电容C1、开关S7并联且一端接地，另一端经开关S5连接至电流Ic、经开关S6连接至跨导放大器Gm的正极，第二可调谐电容Cvar2、第二电容C2、开关S10并联且一端接地，另一端经开关S8连接至电流Ic、经开关S9连接至跨导放大器Gm的正极，跨导放大器Gm的输出端经第三电容C3接地，第一电流源Is1一端接电源Vdd，第一电流源Is1的输出参考电压Vref至跨导放大器Gm的负极，第一电流源Is1的输出通过热敏电阻Rt接地，第二电流源Is2一端接电源Vdd，第一误差放大器接电源Vdd，第一误差放大器的负极连接至其输出端，第二电流源Is2输出分别与第一误差放大器的输入端正极、第一MOS管M1的源极连接，第一MOS管M1的漏极、第二MOS管M2的漏极、第一MOS管M1的栅极、第二MOS管M2的栅极连接，第二MOS管M2的源极接地，第一误差放大机的输出端连接至第一互动式电流源Ivar1，第一互动式电流源Ivar1经开关S11后连接至第一反相器D1的输入端，第二互动式电流源Ivar2的一端接地，另一端经开关S12后连接至第一反相器D1的输入端，跨导放大器Gm的输出分别与第一互动式电流源Ivar1、第二互动式电流源Ivar2连接，第一反相器D1与第二反相器D2串联，第二反相器D2输出时钟电压Vclk至开关模块。

通过可调谐电流Ic给可调谐电容充放电产生产生时钟频率，自校准张弛振荡器输出时钟频率

其中Ic为可调谐电流，C为可调谐电容。由于，数字校准模块通过调节Nbits信号，能够相应地调整电流镜阵列模块的输出，控制对电容充电的电流Ic，从而动态校准输出时钟频率f。

并且本发明中，通过调整电路中的可调谐电容Cvar1、Cvar2，可实现多个频点的时钟输出，具有更大灵活性。