阅读说明：本技术 一种适用于无片外电容型电压调节器的辅助电路 (Auxiliary circuit suitable for no off-chip capacitance type voltage regulator ) 是由 薛春 张伟 于 2019-11-21 设计创作，主要内容包括：本发明公开了一种用于无片外电容型电压调节器的辅助电路,包括：第一上拉电流镜、第二上拉电流镜、第一下拉电流镜、第二下拉电流镜、电容器、转接管、电阻器以及放大器。该电路能够改善负载瞬态性能。(The invention discloses an auxiliary circuit for a voltage regulator without an off-chip capacitor, which comprises: the circuit comprises a first pull-up current mirror, a second pull-up current mirror, a first pull-down current mirror, a second pull-down current mirror, a capacitor, a switching tube, a resistor and an amplifier. The circuit can improve load transient performance.)

一种适用于无片外电容型电压调节器的辅助电路

技术领域

本发明涉及集成电路技术领域。具体而言，本发明涉及一种适用于无片外电容型电压调节器的辅助电路。

背景技术

在无片外电容的电压调节器中，负载瞬态性能主要靠电压调节器本身的带宽和片内电容来保证。由于芯片功耗要求和片内电容的限制，往往无法实现负载瞬态性能的指标要求。因此需要其他辅助电路来改进负载瞬态性能的指标要求。图1示出现有技术的一种无片外电容的电压调节器的示意图。如图1所示，该上电复位电路包括辅助电路110。该辅助电路110连接在误差放大器120的输出端Vo和电压调节器的输出端Vout之间。

图2示出现有技术的一种辅助电路的示意图。在图2所示的电路中，当I1＝I2时，PMOS晶体管Mp的电流等于NMOS晶体管Mn的电流。

当负载由小电流快速变化到大电流时，输出电压Vout有一个向下的跳变，此跳变通过电容C1，C2耦合到第一NMOS晶体管Mn1和第一PMOS晶体管Mp1的栅极，引起第一PMOS晶体管Mp1中瞬时电流变大，第一NMOS晶体管Mn1电流变小，从而导致NMOS晶体管Mn电流变大，PMOS晶体管Mp电流变小，电压Vo向下变化，从而导致电压调节器的输出驱动MOS的栅源电压变大，从而提供更多的驱动电流来抑制Vout向下跳变的幅度。上述过程变化是优先于电压调节器的带宽响应的，因此有利于抑制Vout的瞬态向下跳变。

同理，当负载由大电流快速变化到小电流时，输出电压Vout有一个向上的跳变，也能通过上述电路的反馈机理抑制Vout的瞬态向上跳变。

然而，现有技术的辅助电路具有以下缺点：

1)需要通过两个电容进行跳变电压的耦合；

2)需要使用两个相等的电流源电路I1和I2；

3)由于Vout的跳变是通过电容耦合到第一PMOS晶体管Mp1和第一NMOS晶体管Mn1的栅极，且需各自通过一级电流镜拷贝才能实现最终Vo的相应变化，反应速度上会有一些损失。

因此，本领域需要对辅助电路进行改进，能够解决或改善上述一个或多个缺点。

发明内容

针对现有技术中的上电复位电路存在的问题，本发明的一个实施例提供一种用于无片外电容型电压调节器的辅助电路，包括：

第一上拉电流镜、第二上拉电流镜、第一下拉电流镜、第二下拉电流镜、电容器、转接管、电阻器以及放大器，

所述第一上拉电流镜包括第一PMOS晶体管和第二PMOS晶体管，第一PMOS晶体管的源极连接到电源VCC，漏极连接到第二节点，栅极连接到第一节点；第二PMOS晶体管的源极连接到电源VCC，漏极和栅极互连并连接到第一节点，第二节点与第一电压相连，

所述电容器的一端连接到第一节点，另一端连接到第三节点，第三节点与输出电压相连，

所述转接管为第五PMOS晶体管，第五PMOS晶体管的源极连接到第三节点，栅极连接到第四节点N4，

所述第二上拉电流镜包括第三PMOS晶体管和第四PMOS晶体管，第三PMOS晶体管的源极连接到放大器的输出端，栅极连接到第四节点；第四PMOS晶体管的源极连接到放大器的输出端，漏极和栅极互连并连接到第四节点，

放大器的同相输入端接收BGR信号，反相输入端与输出端相连，

第一下拉电流镜包括第一NMOS晶体管和第二NMOS晶体管，第一NMOS晶体管的源极接地，漏极连接到第二节点，栅极连接到第五PMOS晶体管的漏极；第二NMOS晶体管的源极接地，漏极和栅极互连并连接到第五PMOS晶体管的漏极，

第二下拉电流镜包括第三NMOS晶体管和第四NMOS晶体管，第三NMOS晶体管的源极接地，漏极连接到第一节点N1，栅极连接到第三PMOS晶体管的漏极；第四NMOS晶体管的源极接地，漏极和栅极互连并连接到第三PMOS晶体管的漏极，

电阻器连接在第四节点和接地之间。

在本发明的一个实施例中，所述BGR信号通过放大器跟随输出产生一个电流，且将电流分别拷贝至的第一PMOS晶体管和第一NMOS晶体管。

在本发明的一个实施例中，在稳态时，第一PMOS晶体管和第一NMOS晶体管中的电流相等。

在本发明的一个实施例中，当负载由小电流快速变化到大电流时，输出电压有一个向下的跳变，所述辅助电路抑制Vout的瞬态向下跳变。

在本发明的一个实施例中，当负载由大电流快速变化到小电流时，输入电压Vout有一个向上的跳变，所述辅助电路抑制Vout的瞬态向上跳变。

根据本发明的另一个实施例，提供一种用于无片外电容型电压调节器的辅助电路，包括：

第一上拉电流镜、第二上拉电流镜、第一下拉电流镜、第二下拉电流镜、电容器、转接管、电阻器以及放大器，

所述第一上拉电流镜包括第一PMOS晶体管和第二PMOS晶体管，第一PMOS晶体管的源极连接到电源VCC，漏极连接到第二节点，栅极连接到第一节点；第二PMOS晶体管的源极连接到电源VCC，漏极和栅极互连并连接到第一节点，第二节点与第一电压相连，

所述转接管为第五nMOS晶体管，第五nMOS晶体管的源极连接到第三节点，漏极连接到第一节点，栅极连接到第四节点，

所述电容器的一端连接到第五节点，另一端连接到第三节点，第三节点与输出电压相连。

所述第二上拉电流镜包括第三PMOS晶体管和第四PMOS晶体管，第三PMOS晶体管的源极连接到电源VCC，漏极连接到第五节点，栅极连接到第六节点；第四PMOS晶体管的源极连接到电源VCC，漏极和栅极互连并连接到第六节点，

所述第一下拉电流镜包括第一NMOS晶体管和第二NMOS晶体管，第一NMOS晶体管的源极接地，漏极连接到第二节点，栅极连接到第五节点，第二NMOS晶体管的源极接地，漏极和栅极互连并连接到第五节点，

所述放大器的同相输入端接收BGR信号，反相输入端与输出端相连，

所述第二下拉电流镜包括第三NMOS晶体管和第四NMOS晶体管，第三NMOS晶体管的源极连接到放大器的输出端，漏极连接到第六节点，栅极连接到第四节点；第四NMOS晶体管的源极连接到放大器的输出端，漏极和栅极互连并连接到第四节点，

所述电阻器连接在第四节点和电源VCC之间。

在本发明的另一个实施例中，所述BGR信号通过放大器跟随输出产生一个电流，且将电流分别拷贝至的第一PMOS晶体管和第一NMOS晶体管。

在本发明的另一个实施例中，在稳态时，第一PMOS晶体管和第一NMOS晶体管中的电流相等。

在本发明的另一个实施例中，当负载由小电流快速变化到大电流时，输出电压有一个向下的跳变，所述辅助电路抑制Vout的瞬态向下跳变。

在本发明的另一个实施例中，当负载由大电流快速变化到小电流时，输入电压Vout有一个向上的跳变，所述辅助电路抑制Vout的瞬态向上跳变。

附图说明

为了进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。

图1示出现有技术的一种无片外电容的电压调节器的示意图。

图2示出现有技术的一种辅助电路的示意图。

图3示出根据本发明的一个实施例的适用于无片外电容型电压调节器的辅助电路300的示意图。

图4示出采用本发明电路与不采用本发明电路的对比图。

图5示出根据本发明的另一个实施例的适用于无片外电容型电压调节器的辅助电路500的示意图。

具体实施方式

在以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明可在没有特定细节的情况下实施。此外，应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。

在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。

图3示出根据本发明的一个实施例的适用于无片外电容型电压调节器的辅助电路300的示意图。该辅助电路300连接在电压Vo和输出电压Vout之间。

如图3所示，该辅助电路300包括第一上拉电流镜310、第二上拉电流镜320、第一下拉电流镜330、第二下拉电流镜340、电容器C1、转接管350、电阻器R1以及放大器360。

第一上拉电流镜310包括第一PMOS晶体管Mp1和第二PMOS晶体管Mp2。第一PMOS晶体管Mp1的源极连接到电源VCC，漏极连接到第二节点N2，栅极连接到第一节点N1。第二PMOS晶体管Mp2的源极连接到电源VCC，漏极和栅极互连并连接到第一节点N1。第二节点N2与电压Vo相连。

电容器C1的一端连接到第一节点N1，另一端连接到第三节点N3。第三节点N3与输出电压Vout相连。

转接管350为第五PMOS晶体管Mp5。第五PMOS晶体管Mp5的源极连接到第三节点N3，栅极连接到第四节点N4。

第二上拉电流镜320包括第三PMOS晶体管Mp3和第四PMOS晶体管Mp4。第三PMOS晶体管Mp3的源极连接到放大器360的输出端，栅极连接到第四节点N4。第四PMOS晶体管Mp4的源极连接到放大器360的输出端，漏极和栅极互连并连接到第四节点N4。

放大器360的同相输入端接收带隙基准BGR信号，反相输入端与输出端相连。

第一下拉电流镜330包括第一NMOS晶体管Mn1和第二NMOS晶体管Mn2。第一NMOS晶体管Mn1的源极接地，漏极连接到第二节点N2，栅极连接到第五PMOS晶体管Mp5的漏极。第二NMOS晶体管Mn2的源极接地，漏极和栅极互连并连接到第五PMOS晶体管Mp5的漏极。

第二下拉电流镜340包括第三NMOS晶体管Mn3和第四NMOS晶体管Mn4。第三NMOS晶体管Mn3的源极接地，漏极连接到第一节点N1，栅极连接到第三PMOS晶体管Mp3的漏极。第四NMOS晶体管Mn4的源极接地，漏极和栅极互连并连接到第三PMOS晶体管Mp3的漏极。

电阻器R1连接在第四节点N4和接地之间。

带隙基准BGR信号通过放大器跟随输出产生一个电流，且将电流通过电流镜分别拷贝至最终的第一PMOS晶体管Mp1和第一NMOS晶体管Mn1。Vout加载在第五PMOS晶体管Mp5的源极，并且通过电容耦合到第一PMOS晶体管Mp1的栅极。

由于BGR≈Vout，因此可以认为在稳态时，第一PMOS晶体管Mp1和第一NMOS晶体管Mn1中的电流相等。

当负载由小电流快速变化到大电流时，输出电压Vout有一个向下的跳变，此跳变通过电容直接耦合到第一PMOS晶体管Mp1的栅极，引起Mp5中瞬时电流变大，同时此向下跳变直接减小了Mp5的栅源电压从而导致Mp5电流变小，导致第一NMOS晶体管Mn1电流变小。第一PMOS晶体管Mp1电流变大和第一NMOS晶体管Mn1电流变小导致Vo向上变化，从而导致电压调节器的输出驱动MOS的栅源电压变大，从而提供更多的驱动电流来抑制Vout向下跳变的幅度。上述过程变化是优先于电压调节器的带宽响应的，因此有利于抑制Vout的瞬态向下跳变。

同理，当负载由大电流快速变化到小电流时，输入电压Vout有一个向上的跳变，也能通过上述电路的反馈机理抑制Vout的瞬态向上跳变。

由于第一PMOS晶体管Mp1电流的变化是Vout的变化直接通过电容耦合而来，第一NMOS晶体管Mn1的变化结果通过Vout改变栅源电压且进过一级电流镜拷贝而来，因此反应速度上本发明较之现有结构来得迅速。

图4示出采用本发明电路与不采用本发明电路的对比图。其中电流变化时间20ns，电流变化幅度1uA<->200mA

图5示出根据本发明的另一个实施例的适用于无片外电容型电压调节器的辅助电路500的示意图。该辅助电路500连接在电压Vo和输出电压Vout之间。辅助电路500与辅助电路300的结构基本相同，不同之处在于在辅助电路500中转接管为NMOS晶体管Mn5。

如图5所示，该辅助电路500包括第一上拉电流镜、第二上拉电流镜、第一下拉电流镜、第二下拉电流镜、电容器C1、转接管、电阻器R1以及放大器。

第一上拉电流镜包括第一PMOS晶体管Mp1和第二PMOS晶体管Mp2。第一PMOS晶体管Mp1的源极连接到电源VCC，漏极连接到第二节点N2，栅极连接到第一节点N1。第二PMOS晶体管Mp2的源极连接到电源VCC，漏极和栅极互连并连接到第一节点N1。第二节点N2与电压Vo相连。

转接管为第五nMOS晶体管Mn5。第五nMOS晶体管Mn5的源极连接到第三节点N3，漏极连接到第一节点N1，栅极连接到第四节点N4。

电容器C1的一端连接到第五节点N5，另一端连接到第三节点N3。第三节点N3与输出电压Vout相连。

第二上拉电流镜包括第三PMOS晶体管Mp3和第四PMOS晶体管Mp4。第三PMOS晶体管Mp3的源极连接到电源VCC，漏极连接到第五节点N5，栅极连接到第六节点N6。第四PMOS晶体管Mp4的源极连接到电源VCC，漏极和栅极互连并连接到第六节点N6。

第一下拉电流镜包括第一NMOS晶体管Mn1和第二NMOS晶体管Mn2。第一NMOS晶体管Mn1的源极接地，漏极连接到第二节点N2，栅极连接到第五节点N5。第二NMOS晶体管Mn2的源极接地，漏极和栅极互连并连接到第五节点N5。

放大器的同相输入端接收BGR信号，反相输入端与输出端相连。

第二下拉电流镜包括第三NMOS晶体管Mn3和第四NMOS晶体管Mn4。第三NMOS晶体管Mn3的源极连接到放大器的输出端，漏极连接到第六节点N6，栅极连接到第四节点N4。第四NMOS晶体管Mn4的源极连接到放大器的输出端，漏极和栅极互连并连接到第四节点N4。

电阻器R1连接在第四节点N4和电源VCC之间。

在本发明的实施例中，直接电容耦合至电流比较PMOS的栅极，速度快；而电流比较NMOS的电流变化通过Mp1的栅源电压而来，不需要通过电容。

尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。