阅读说明：本技术 源极驱动器 (Source driver ) 是由 周志宪 程智修 林晋毅 于 2019-07-16 设计创作，主要内容包括：一种源极驱动器,用以驱动有机发光二极管(OLED)显示面板。所述源极驱动器包括感测电路以及运算放大器。感测电路经配置为经由OLED显示面板的感测线去感测OLED像素电路的像素信息。运算放大器包括放大器电路以及至少一个开关电路。放大器电路包括至少一个增益电路。放大器电路的输入端耦接至感测电路的输出端。所述至少一个开关电路的每一个耦接于所述至少一个增益电路中的一相应者的输出端对之间。(A source driver is used for driving an Organic Light Emitting Diode (OLED) display panel. The source driver includes a sensing circuit and an operational amplifier. The sensing circuit is configured to sense pixel information of the OLED pixel circuit via a sensing line of the OLED display panel. The operational amplifier includes an amplifier circuit and at least one switching circuit. The amplifier circuit includes at least one gain circuit. An input of the amplifier circuit is coupled to an output of the sensing circuit. Each of the at least one switching circuit is coupled between a pair of outputs of a corresponding one of the at least one gain circuit.)

源极驱动器

技术领域

本发明是有关于一种显示装置，且特别是有关于用以驱动有机发光二极管(organic light-emitting diode，OLED)显示面板的一种源极驱动器。

背景技术

在OLED显示装置中，因为像素电路中的薄膜晶体管(Thin Film Transistor，TFT)或是有机发光二极管(OLED)会随时间衰退，因此源极驱动器需要对像素电路进行侦测与补偿。一般而言，在源极驱动器中的运算放大器经由OLED显示面板的感测线去感测OLED像素电路的像素信息，然后运算放大器将此像素信息传输给模拟数字转换器(analog-to-digital converter，ADC)。模拟数字转换器将此像素信息转换为数字数据。此数字数据被回传至系统芯片(system on chip，SoC)。系统芯片依照此数字数据计算出经补偿的驱动电压值并回传给源极驱动器，从而实现补偿。

在源极驱动器中，所述运算放大器一般具有偏移误差(offset error)，而此偏移误差对整个系统的效能(performance)影响很大。因此，如何对所述运算放大器进行偏移消除(offset cancellation)，是本领域的技术课题之一。尤其是，某一个(或某一些)像素(pixel)电路的缺陷往往影响偏移消除(offset cancellation)的操作，而导致下一个像素电路所感测到的数值(像素信息)有误差。

须注意的是，「背景技术」段落的内容是用来帮助了解本发明。在「背景技术」段落所公开的部分内容(或全部内容)可能不是所属技术领域中普通技术人员所知道的现有技术。在「背景技术」段落所公开的内容，不代表该内容在本发明申请前已被所属技术领域中普通技术人员所知悉。

发明内容

本发明提供一种源极驱动器，其可以减小前一个像素电路的像素信息对目前像素电路的像素信息的影响。

本发明的一实施例提供一种源极驱动器，用以驱动有机发光二极管(organiclight-emitting diode，OLED)显示面板。所述源极驱动器包括感测电路以及运算放大器。感测电路经配置为经由OLED显示面板的感测线去感测OLED像素电路的像素信息。运算放大器包括放大器电路以及至少一个开关电路。放大器电路包括至少一个增益电路。放大器电路的输入端耦接至感测电路的输出端。所述至少一个开关电路的每一个耦接于所述至少一个增益电路中的一相应者的输出端对之间。

基于上述，本发明诸实施例所述源极驱动器，其具有开关电路。开关电路耦接至放大电路的一个增益电路的输出端对。在重置阶段(reset phase)，开关电路可以影响(例如重置)所述输出端对的输出电压。因此，所述源极驱动器可以减小前一个像素电路的像素信息对目前像素电路的像素信息的影响。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1是依照本发明的一实施例所绘示的一种源极驱动器的电路方块(circuitblock)示意图。

图2是依照本发明的一实施例说明图1所示感测电路与放大器电路的电路方块示意图。

图3是依照本发明的一实施例说明图1所示开关电路与图2所示放大器的电路方块示意图。

图4是依照本发明的另一实施例说明图2所示放大器的电路方块示意图。

图5是依照本发明的另一实施例说明偏移电压储存与减少电路的电路方块示意图。

图6是依照本发明的另一实施例说明开关电路的电路方块示意图。

图7是依照本发明的又一实施例说明开关电路的电路方块示意图。

符号说明

10：有机发光二极管(OLED)显示面板

11：感测线

100：源极驱动器

110：感测电路

120：运算放大器

121：放大器电路

122：开关电路

123：偏移电压储存与减少电路

130：模拟数字转换器(ADC)

410、430：互导电路

420：负载电路

AMP：放大器

C1、C2、C5、C6：取样电容

C3、C4：电容

CPAR：寄生电容

G1、G2：增益电路

R1、R2：电阻电路

SW1、SW2、SW11、SW12：取样开关

SW3、SW4：切换电路

SW5、SW6、SW7、SW8、SW9、SW10、SW31、SW61、SW71、SW72：开关

VA、VB、Vref：参考电压

Vout：输出

Vref2：参考电压

具体实施方式

在本案说明书全文(包括权利要求书)中所使用的「耦接(或连接)」一词可指任何直接或间接的连接手段。举例而言，若文中描述第一装置耦接(或连接)于第二装置，则应该被解释成该第一装置可以直接连接于该第二装置，或者该第一装置可以透过其他装置或某种连接手段而间接地连接至该第二装置。本案说明书全文(包括权利要求书)中提及的「第一」、「第二」等用语是用以命名元件(element)的名称，或区别不同实施例或范围，而并非用来限制元件数量的上限或下限，亦非用来限制元件的次序。另外，凡可能之处，在附图及实施方式中使用相同标号的元件/构件/步骤代表相同或类似部分。不同实施例中使用相同标号或使用相同用语的元件/构件/步骤可以相互参照相关说明。

图1是依照本发明的一实施例所绘示的一种源极驱动器100的电路方块(circuitblock)示意图。源极驱动器100可以被用来驱动有机发光二极管(organic light-emittingdiode，OLED)显示面板10。本实施例并不限制源极驱动器100对OLED显示面板10的驱动细节。依照设计需求，举例来说，源极驱动器100可以配置有习知的源极驱动电路或是其他驱动电路，以便驱动OLED显示面板10的多条源极线(数据线)。

于图1所示实施例中，源极驱动器100包括感测电路110、运算放大器120以及模拟数字转换器(analog-to-digital converter，ADC)130。感测电路110可以经由OLED显示面板10的感测线11去感测在OLED显示面板10中的OLED像素电路(未绘示)的像素信息。本实施例并不限制OLED像素电路的实施细节。依照设计需求，举例来说，所述OLED像素电路可以是习知的像素电路或是其他像素电路。

运算放大器120耦接至感测电路110，以接收所述像素信息。亦即，运算放大器120可以经由OLED显示面板10的感测线11去感测OLED像素电路(未绘示)的像素信息，然后运算放大器120将此像素信息传输给模拟数字转换器130。模拟数字转换器130将此像素信息转换为数字数据。此数字数据可以被处理，以依照此数字数据产生经补偿的驱动电压值，并且此经补偿的驱动电压值可以被回传给源极驱动器100，从而实现补偿。

于图1所示实施例中，运算放大器120包括放大器电路121以及开关电路122。放大器电路121的输入端耦接至感测电路110的输出端，以接收所述像素信息。放大器电路121包括至少一个增益电路。举例来说，在一些实施例中，放大器电路121包括多个增益电路(包括彼此串联的第一增益电路与第二增益电路)。优选但非限制性地，所述第一增益电路可以作为放大器电路121的输入级，而所述第二增益电路可以作为放大器电路121的输出级。在另一些实施例中，放大器电路121包括彼此串联的一个第一增益电路、至少一个第二增益电路与一个第三增益电路，其中所述第一增益电路可以作为放大器电路121的输入级，所述至少一个第二增益电路的每一个可以作为放大器电路121的中间级(或增益级)，而且所述第三增益电路作为放大器电路121的输出级。

开关电路122耦接于放大电路121的所述增益电路中的一相应者的输出端对之间。在其他实施例中，可以设置多个开关电路，每个开关电路可以耦接到所述增益电路中的一相应者的一对输出端子。在重置阶段(reset phase)，开关电路122可以影响(例如重置)所述输出端对的输出电压。举例来说(但不限于此)，在重置阶段，所述开关电路122可以将所述相应增益电路的输出端对所输出的输出电压对拉到特定电压(certain voltage)。所述特定电压的电平可以依照设计需求来决定。所述特定电压可以是在所述相应增益电路的一对输出端的原始电平之间的电平。

在一些实施例中，所述开关电路122可以在重置阶段的第一期间中被导通以影响所述相应增益电路的输出端对所输出的输出电压对，并且在重置阶段的第二期间中被截止以停止影响所述输出电压对。在一些或其他实施例中，所述开关电路122可以在重置阶段(对于重置阶段的至少一些时间)被导通以影响所述相应增益电路的输出端对所输出的输出电压对，并且在放大阶段(amplification phase)中被截止以停止影响所述输出电压对。因此，所述源极驱动器可以减小前一个像素电路的像素信息对目前像素电路的像素信息的影响。

举例来说，在一些实施例中，所述开关电路122包括一个开关。所述开关耦接在放大电路121的所述相应增益电路的所述输出端对之间。作为一个范例，一个开关电路设置为耦接在放大器电路的输出级的一对输出端之间。作为另一范例，布置多个开关电路，每个开关电路耦接在放大器电路的至少一个增益电路的一个增益电路的一对输出端之间。

图2是依照本发明的一实施例说明图1所示感测电路110与放大器电路121的电路方块示意图。于图2所示实施例中，感测电路110包括取样开关SW1、取样开关SW2、取样电容C1、取样电容C2、切换电路SW3与切换电路SW4。取样开关SW1的第一端耦接至OLED显示面板10的感测线11，而取样开关SW2的第一端耦接至参考电压Vref。参考电压Vref的电平可以依照设计需求来决定。举例来说，参考电压Vref可以是共模电压(Common mode voltage)、接地电压或是其他参考电压。在取样期间(感测期间)，取样开关SW1与取样开关SW2为导通(turn on)。当非取样期间，取样开关SW1与取样开关SW2为截止(turn off)。

取样电容C1的第一端耦接至取样开关SW1的第二端。取样电容C1的第二端耦接至参考电压Vref。取样电容C2的第一端耦接至取样开关SW2的第二端。取样电容C2的第二端耦接至参考电压Vref。切换电路SW3的第一端耦接至取样电容C1的第一端。切换电路SW4的第一端耦接至取样电容C2的第一端。切换电路SW3与切换电路SW4的第二端作为感测电路110的输出端。当感测线11被选为目前感测线时，在重置阶段，切换电路SW3与切换电路SW4为截止。当感测线11被选为目前感测线时，在放大阶段，切换电路SW3与切换电路SW4为导通。当感测线11不是目前感测线时，切换电路SW3与切换电路SW4为截止。

于图2所示实施例中，放大器电路121包括开关SW5、开关SW6、开关SW7、开关SW8、开关SW9、开关SW10、电容C3、电容C4以及放大器AMP。图2所示电容CPAR表示寄生电容(parasitic capacitance)。

电容C3的第一端耦接至运算放大器120的放大器AMP的第一输入端。电容C4的第一端耦接至运算放大器120的放大器AMP的第二输入端。开关SW5的第一端耦接至电容C3的第一端。开关SW6的第一端耦接至电容C4的第一端。开关SW5与开关SW6的第二端耦接至参考电压Vref。参考电压Vref的电平可以依照设计需求来决定。举例来说，参考电压Vref可以是共模电压、接地电压或是其他参考电压。

开关SW9的第一端耦接至电容C3的第二端。开关SW10的第一端耦接至电容C4的第二端。开关SW9与开关SW10的第二端分别耦接至运算放大器120的放大器AMP的第一输出端与第二输出端。放大器AMP的第一输出端与第二输出端耦接至模拟数字转换器130。开关SW7的第一端耦接至电容C3的第二端。开关SW7的第二端耦接至参考电压VA。开关SW8的第一端耦接至电容C4的第二端。开关SW8的第二端耦接至参考电压VB。

参考电压VA和参考电压VB的电平可以依照设计需求来决定。举例来说，参考电压VA和VB可以是相同的电压电平。或者，放大器电路121可以使用不同的参考电压VA和VB，以便在放大器AMP的输出端产生偏移电压电平(offset voltage level)。

在取样期间(感测期间)，感测线11的像素信息和参考电压Vref分别存储在取样电容C1和C2中。在重置阶段，开关SW9与开关SW10为截止，以及开关SW5、开关SW6、开关SW7与开关SW8为导通，使得电容C3与电容C4分别存储参考电压VA和参考电压VB。

在放大阶段，开关SW9与开关SW10为导通，以及开关SW5、开关SW6、开关SW7与开关SW8为截止。当感测线11被选为目前感测线时，在放大阶段，存储在取样电容C1和C2的像素信息被传输至放大器AMP的输入端。在理想情况下(没有任何寄生电容和偏移电压)，放大器AMP以系数C3/C1(或C4/C2)放大像素信息而产生输出信号给模拟数字转换器130。

图3是依照本发明的一实施例说明图1所示开关电路122与图2所示放大器AMP的电路方块示意图。于图3所示实施例中，放大器AMP包括增益电路G1与增益电路G2。所述增益电路G1可以包括放大器电路121的输入级，而所述增益电路G2可以包括放大器电路121的输出级。增益电路G1的输入端作为放大器AMP的输入端，以耦接至感测电路110。增益电路G1的输出端作为放大器AMP的输出端，以耦接至模拟数字转换器130。本实施例并不限制增益电路G1与增益电路G2的实现方式。举例来说，依照设计需求，增益电路G1与/或增益电路G2可以是在习知运算放大器的习知增益电路，或是增益电路G1与/或增益电路G2可以是其他增益电路。

于图3所示实施例中，所述开关电路122包括开关SW31。开关SW31的第一端耦接至增益电路G1的输出端对的第一端。开关SW31的第二端耦接至增益电路G1的输出端对的第二端。在重置阶段的至少一些时间，开关SW31为导通，因此所述开关电路122可以短路增益电路G1的输出端对，因此将增益电路G1的输出端对所输出的输出电压对拉到所述特定电压。在放大阶段，开关SW31为截止，因此所述开关电路122可以停止影响增益电路G1的输出端对所输出的输出电压对。

图4是依照本发明的另一实施例说明图2所示放大器AMP的电路方块示意图。于图4所示实施例中，放大器AMP包括增益电路G1与增益电路G2。图4所示增益电路G1、增益电路G2与开关电路122可以参照图3的相关说明，故不再赘述。

在图4所示实施例中，源极驱动器还包括偏移电压储存和减小电路123。偏移电压储存与减少电路123的输出端耦接至放大器电路121的增益电路G1的耦合端。偏移电压储存与减少电路123的输入端耦接至放大器电路121的增益电路G1的输出端。偏移电压储存与减少电路123可以被配置为储存和减小放大器电路121的所述增益电路G1的偏移电压。举例来说，在重置阶段，偏移电压储存与减少电路123可以储存从增益电路G1的输出端接收的第一电压，其中该第一电压携带关于放大器电路121的增益电路G1的偏移电压的信息。在放大阶段，偏移电压储存与减少电路123可以将第二电压输出到放大器电路121的增益电路G1的耦合端，其中所述第二电压携带的信息用以减小放大器电路121的增益电路G1的偏移电压。

在图4所示实施例中，增益电路G1包括互导电路(transconductance circuit)410与负载电路420。互导电路410的输入端耦接至感测电路110。负载电路420耦接到增益电路G1中的互导电路410的输出端。互导电路410的输出端可以作为增益电路G1的耦合端。负载电路420的输出端耦接至模拟数字转换器130。本实施例并不限制互导电路410与负载电路420的实现方式。依照设计需求，互导电路410可以是习知互导电路或其他互导电路。依照设计需求，负载电路420可以是在习知增益电路中的习知负载电路，或者负载电路420可以是其他负载电路。举例来说，输入对可以作为放大器电路121的增益电路G1的互导电路410，而增益级可以作为放大器电路121的增益电路G1的负载电路420。偏移电压储存与减少电路123的输出端耦接至互导电路410的输出端(增益电路G1的耦合端)。偏移电压储存与减少电路123的输入端耦接至增益电路G1的输出端。偏移电压储存与减少电路123可以储存和减小增益电路G1的偏移电压。

在图4所示实施例中，偏移电压储存与减少电路123可以包括耦接到增益电路G1和G2的附加增益电路(additional gain circuit)。更具体地，偏移电压储存与减少电路123可以包括取样开关对(SW11与SW12)、取样电容对(C5与C6)以及互导电路430。取样开关SW11与取样开关SW12的第一端(偏移电压储存与减少电路123的输入端)分别耦接至增益电路G1的两个输出端。在图4所示实施例中，开关SW31还耦接到取样开关对SW11与SW12的第一端。取样电容C5的第一端直接耦接至取样开关SW11的第二端。取样电容C6的第一端直接耦接至取样开关SW12的第二端。取样电容C5与取样电容C6的第二端耦接至参考电压Vref。参考电压Vref的电平可以依照设计需求来决定。举例来说，参考电压Vref可以是共模电压、接地电压或是其他参考电压。互导电路430的输入端耦接至取样开关SW11与取样开关SW12的第二端。互导电路430的输出端(偏移电压储存与减少电路123的输出端)耦接至互导电路410的输出端(增益电路G1的耦合端)。本实施例并不限制互导电路430的实现方式。举例来说，依照设计需求，互导电路430可以是习知互导电路或其他互导电路。

在此假设互导电路410的偏移电压(增益电路G1的偏移电压)为Vos1，而互导电路430的偏移电压为Vos2。请参照图2与图4。在重置阶段，开关SW5、开关SW6、取样开关SW11与取样开关SW12为导通，而切换电路SW3与切换电路SW4为截止。此时，放大器AMP的输出Vout为-Vos1*Gm1/Gm2-Vos2，其中Gm1表示互导电路410的互导值，Gm2表示互导电路430的互导值。这个输出Vout会在重置阶段被储存在取样电容C5与取样电容C6。

在放大阶段，开关SW5、开关SW6、取样开关SW11与取样开关SW12为截止，而切换电路SW3与切换电路SW4为导通。此时，偏移电压为Vos'＝Vos1/(Gm2*R)+Vos2/(Gm1*R)，其中R表示负载电路420的阻值。互导电路410的输入偏移电压Vos1被除以开环增益(open-loopgain)Gm2*R，而互导电路430的输入偏移电压Vos2被除以开环增益Gm1*R，因此放大器电路121的偏移电压可以被有效减小。在实际设计中，开环增益通常足够大，因此可以忽略偏移电压Vos1和Vos2，从而可以消除输入参考偏移(inputreferred offset)。

须注意的是，因为在放大阶段，取样开关SW11与取样开关SW12为截止，因此偏移电压储存与减少电路123不会对放大器电路121造成负载效应。再者，由于取样电容C5与取样电容C6不在信号路径中，所以取样电容C5与取样电容C6不会影响放大器电路121的电容设计，亦即取样电容C5与取样电容C6的电容值(面积)可以尽可能地小。

图5是依照本发明的另一实施例说明偏移电压储存与减少电路123的电路方块示意图。于图5所示实施例中，偏移电压储存与减少电路123包括取样开关SW11、取样开关SW12、电阻电路R1、电阻电路R2、取样电容C5、取样电容C6以及互导电路330。图5所示偏移电压储存与减少电路123、取样开关SW11、取样开关SW12、取样电容C5、取样电容C6以及互导电路330可以参照图4的相关说明，故不再赘述。

于图5所示实施例中，电阻电路R1的第一端耦接至取样开关SW11的第二端。电阻电路R1的第二端耦接至取样电容C5的第一端。电阻电路R2的第一端耦接至取样开关SW12的第二端。电阻电路R2的第二端耦接至取样电容C6的第一端。使用额外的电阻电路R1与R2可以改善辅助回路的相位裕度(phase margin)。电阻电路R1与R2可以是多晶硅/扩散电阻(poly/diffusion resistor)、晶体管或任何具有有限电阻的器件。额外的电阻R1与R2产生零点(create a zero)，它可以补偿第二极点(2^nd pole)以增加相位裕度，从而主信号环路和辅助环路之间折衷的设计可以放松。

图6是依照本发明的另一实施例说明开关电路122的电路方块示意图。图6所示感测电路110、模拟数字转换器(ADC)130、放大器AMP与/或偏移电压储存与减少电路123可以参照图4或图5的相关说明，故不再赘述。

在图6所示实施例中，开关电路122包括开关SW61。开关SW61的第一端耦接至取样电容C5的第一端与取样开关SW11的第二端。开关SW61的第二端耦接至取样电容C6的第一端与取样开关SW12的第二端。在重置阶段的第一期间，开关SW61为导通，因此所述开关电路122可以使增益电路G1的输出端对短路，因此将取样电容C5与取样电容C6的电压对拉到所述特定电压(所述特定电压的电平在从增益电路G1的输出端对所输出的两个原始电平之间)。在重置阶段的第二期间，开关SW61为截止，因此所述开关电路122可以停止影响增益电路G1的输出端对所输出的输出电压对。

图7是依照本发明的又一实施例说明开关电路122的电路方块示意图。图7所示感测电路110、模拟数字转换器(ADC)130、放大器AMP与/或偏移电压储存与减少电路123可以参照图4或图5的相关说明，故不再赘述。

在图7所示实施例中，开关电路122包括开关对(SW71与SW72)。开关SW71的第一端耦接至偏移电压储存与减少电路123的互导电路430的第一输入端，而开关SW71的第二端耦接至参考电压Vref2(所述特定电压)。参考电压Vref2的电平可以依照设计需求来决定。举例来说，参考电压Vref2可以是共模电压或是其他参考电压。开关SW72的第一端耦接至偏移电压储存与减少电路123的互导电路430的第二输入端，而开关SW72的第二端耦接至参考电压Vref2。在重置阶段的第一期间，开关SW71与开关SW72为导通，因此所述开关电路122可以将取样电容C5与取样电容C6的电压对拉到参考电压Vref2。在重置阶段的第二期间，开关SW71与开关SW72为截止，因此所述开关电路122可以停止影响增益电路G1的输出端对所输出的输出电压对。

综上所述，本发明诸实施例所述源极驱动器，其具有开关电路122。开关电路122耦接至放大器电路121的一个增益电路的输出端对。在重置阶段，开关电路122可以重置所述输出端对的输出电压。因此，所述源极驱动器可以减小前一个像素电路的像素信息对目前像素电路的像素信息的影响。

虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视所附的权利要求书所界定者为准。