阅读说明：本技术 半导体装置的形成方法 (Method for forming semiconductor device ) 是由 杨建勋 林立德 于 2019-07-16 设计创作，主要内容包括：形成气隙间隔物于半导体装置中的方法,包括提供装置,其含有栅极堆叠、多个间隔物层位于栅极堆叠的侧壁上、以及源极/漏极结构与栅极堆叠相邻。在一些实施例中,移除间隔物层的第一间隔物层,以形成气隙于栅极堆叠的侧壁上。在多种例子中,接着沉积第一密封层于气隙的顶部上以形成密封的气隙,并沉积第二密封层于第一密封层上。之后采用第一蚀刻制程,自源极/漏极结构上蚀刻第一自对准接点层。在多种实施例中,第一蚀刻制程选择性地蚀刻第一自对准接点层,而第一密封层与第二密封层维持未蚀刻。(A method of forming an air gap spacer in a semiconductor device includes providing a device having a gate stack, a plurality of spacer layers on sidewalls of the gate stack, and a source/drain structure adjacent the gate stack. In some embodiments, a first spacer layer of the spacer layers is removed to form air gaps on sidewalls of the gate stack. In various examples, a first sealing layer is then deposited on top of the air gap to form a sealed air gap, and a second sealing layer is deposited on the first sealing layer. A first etching process is then used to etch the first self-aligned contact layer from the source/drain structure. In various embodiments, the first etch process selectively etches the first self-aligned contact layer while the first encapsulation layer and the second encapsulation layer remain unetched.)

半导体装置的形成方法

技术领域

本发明实施例关于气隙间隔物的形成方法，更特别关于提高不同介电材料的蚀刻选择性的方法。

背景技术

电子产业已经历对更小更快的电子装置的需求持续成长的阶段，且电子装置同时支援更多且更复杂的功能。综上所述，半导体产业的持续趋势为形成低成本、高效能、且低能耗的集成电路。实现这些目标的主要方法为减少半导体集成电路尺寸(如最小结构尺寸)，进而改善产能并降低相关成本。然而尺寸缩小亦会增加半导体形成制程的复杂度。因此形成半导体的制程与技术需要类似进展，以实施半导体集成电路与装置的持续进展。

近来导入的多栅极装置可增加栅极与通道的耦合、降低关闭态的电流、与减少短通道效应，以改善栅极控制。这些多栅极装置的一为鳍状场效晶体管。鳍状场效晶体管的名称来自于自基板延伸且形成于基板上的鳍状结构，其可用于形成场效晶体管的通道。鳍状场效晶体管可与现有的互补式金属氧化物半导体制程相容，且其三维结构在维持栅极控制与缓解短通道效应时可大幅减少尺寸。然而就算是导入鳍状场效晶体管，集成电路尺寸的大幅缩小仍会造成寄生电容(比如鳍状场效晶体管栅极与源极/漏极区或源极/漏极接点之间的寄生电容)增加。寄生电容增加会劣化装置效能。因此现有技术无法完全满足所有方面。

发明内容

本发明一实施例提供的半导体装置的形成方法，包括：提供装置，其包括栅极堆叠、多个间隔物层位于栅极堆叠的侧壁上、以及源极/漏极结构与栅极堆叠相邻；移除间隔物层的第一间隔物层，以形成气隙于栅极堆叠的侧壁上；沉积第一密封层于气隙的顶部上，以形成密封的气隙；以及采用第一蚀刻制程，自源极/漏极结构上蚀刻第一自对准接点层，其中第一蚀刻制程选择性地蚀刻第一自对准接点层，而第一密封层维持未蚀刻。

本发明一实施例提供的半导体装置的形成方法，包括：自鳍状场效晶体管栅极堆叠的侧壁移除间隔物层，以形成气隙于鳍状场效晶体管栅极堆叠的侧壁上；顺应性地沉积多个密封层于气隙的顶部上，以形成密封的气隙；以及进行第一原子层蚀刻制程，以自与鳍状场效晶体管栅极堆叠相邻的源极/漏极上移除氮化硅层，其中第一原子层蚀刻制程选择性地蚀刻氮化硅层，而密封层维持未蚀刻。

本发明一实施例提供的半导体装置，包括：栅极堆叠，位于第一鳍状物区上，其中间隔物层位于栅极堆叠的第一侧壁上；源极/漏极接点金属，位于与第一鳍状物区相邻的第二鳍状物区上，其中第二鳍状物区包括源极/漏极结构，其中衬垫层位于源极/漏极接点金属的第二侧壁上，且其中第一侧壁与第二侧壁彼此相对；气隙间隔物，位于间隔物层与衬垫层之间；以及多个密封层，合并于气隙间隔物的顶部上，以密封并保护气隙间隔物。

附图说明

图1是本发明一或多个实施例中，鳍状场效晶体管装置的透视图。

图2是一些实施例中，含有气隙间隔物的半导体装置的制作方法的流程图。

图3至13是依据图2的方法的一或多个步骤制作的例示性装置，沿着实质上平行于图1的剖面AA’的平面的剖视图。

图14A至14D是一些实施例中，例示性的原子层蚀刻的蚀刻制程流程的第一循环。

图15A至15D是一些实施例中，例示性的原子层蚀刻的蚀刻制程流程的第二至第N循环。

其中，附图标记说明如下：

AA’ 剖面

H1、H2 高度

T1、T2、T3 厚度

W1 宽度

100 鳍状场效晶体管装置

102 基板

104、302 鳍状物

105 源极区

106 隔离区

107 漏极区

108 栅极结构

110、304 栅极介电层

112、306、502 金属层

200 方法

202、204、206、208、210、212、214、216、218、220 步骤

300、1400 装置

308 第一间隔物层

310 第二间隔物层

310A 回蚀刻的第二间隔物层

312 外延的源极/漏极结构

314 硅化物层

316 金属接点层

316A 回蚀刻的金属接点层

318 衬垫层

318A 回蚀刻的衬垫层

320、1402 第一自对准接点层

402 化学机械研磨制程

702 气隙

702A 气隙间隔物

802 第一密封层

802A 回蚀刻的第一密封层

902 第二密封层

902A 回蚀刻的第二密封层

1102、1408 第二自对准接点层

1202 源极/漏极接点开口

1302 栅极接点开口

1404、1406 密封层

1410 间隔物层

1412 氢气等离子体的表面改质制程

1414、1514 表面改质层

1414A、1414B、1414C、1414D 区域

1416 氟等离子体制程

1420 蚀刻副产物层

具体实施方式

下述内容提供的不同实施例或实例可实施本发明的不同结构。下述特定构件与排列的实施例是用以简化本发明内容而非局限本发明。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触的实施例，或两者之间隔有其他额外构件而非直接接触的实施例。另一方面，本发明的多个实例可重复采用相同标号以求简洁，但多种实施例及/或设置中具有相同标号的元件并不必然具有相同的对应关系。

此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90或其他角度，因此方向性用语仅用以说明图示中的方向。

值得注意的是，本发明实施例的内容为多栅极晶体管或鳍状多栅极晶体管，此处可称作鳍状场效晶体管装置。此装置可包含p型金属氧化物半导体鳍状场效晶体管装置或n型金属氧化物半导体鳍状场效晶体管装置。鳍状场效晶体管装置可为双栅极装置、三栅极装置、基体装置、绝缘层上半导体装置、及/或其他设置。本技术领域中技术人员应理解，本发明实施例亦有利于半导体装置的其他实施例。举例来说，此处所述的一些实施例亦可用于全绕式栅极装置、Ω-栅极装置、或Π-栅极装置。

图1显示鳍状场效晶体管装置100。鳍状场效晶体管装置100包括一或多个鳍状物为主的多栅极场效晶体管。鳍状场效晶体管装置100包括基板102、自基板102延伸的至少一鳍状物104、隔离区106、与位于鳍状物104上及鳍状物104周围的栅极结构108。基板102可为半导体基板如硅基板。基板可包含多种层状物，包括导电层或绝缘层形成于半导体基板上。基板可包含多种掺杂设置，端视本技术领域已知的设计需求。基板亦可包含其他半导体如锗、碳化硅、硅锗、或钻石。在其他实施例中，基板可包含半导体化合物及/或半导体合金。此外，一些实施例中的基板可包含外延层、可具有应力以增进效能、可包含绝缘层上半导体结构、及/或可具有其他合适的增进结构。

鳍状物104如基板102，可包含硅或另一半导体元素如锗、半导体化合物(包括碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、及/或锑化铟)、半导体合金(包括硅锗、磷砷化镓、砷化铝铟、砷化铝镓、砷化镓铟、磷化镓铟、及/或磷砷化镓铟)、或上述的组合。鳍状物104的制作方法可采用合适制程，包括光微影与蚀刻制程。光微影制程可包含形成光阻层于基板(如硅层)上、曝光光阻至一图案、进行曝光后烘烤制程、以及显影光阻以形成含光阻的遮罩单元。在一些实施例中，图案化光阻以形成遮罩单元的方法，可采用电子束微影制程。接着可在蚀刻制程形成凹陷至硅层中时，采用遮罩单元保护基板的一些区域，以保留延伸的鳍状物104。可采用干蚀刻(化学氧化物移除)、湿蚀刻、及/或其他合适制程蚀刻凹陷。此外亦可采用其他实施例的方法形成鳍状物104于基板102上。

多个鳍状物104的每一者亦可包含源极区105与漏极区107，其可形成于鳍状物104之中、形成于鳍状物104之上、及/或围绕鳍状物104。源极区105与漏极107可外延成长于鳍状物104上。晶体管的通道区位于鳍状物104中及栅极结构108下，且沿着实质上平行于图1的剖面AA’的平面。在一些例子中，鳍状物的通道区包括高载子移动率的材料如锗，任何上述的半导体化合物或半导体合金的一、及/或上述的组合。高载子移动率的材料包括电子移动率大于硅的材料。举例来说，高载子移动率的材料于室温下(300K)的电子移动率大于硅的本质电子移动率(约1350cm2/V-s)，而空穴移动率大于硅的空穴移动率(约480cm2/V-s)。

隔离区106可为浅沟槽隔离结构。在其他实施例中，可实施局部氧化硅结构及/或其他合适的隔离结构于基板102之上及/或之中。隔离区106的组成可为氧化硅、氮化硅、氮氧化硅、掺杂氟的硅酸盐玻璃、低介电常数的介电层、上述的组合、及/或本技术领域已知的其他合适材料。在一实施例中，隔离结构为浅沟槽隔离结构，且其形成方法可为蚀刻沟槽于基板102中。接着可将隔离材料填入沟槽，再进行化学机械研磨制程。然而其他实施例亦属可能。在一些实施例中，隔离区106可包含多层结构，比如具有一或多个衬垫层。

栅极结构108包括栅极堆叠，其可包含栅极介电层110以及形成于栅极介电层110上的金属层112。在一些实施例中，栅极介电层110可包含界面层形成于鳍状物104的通道区上，以及高介电常数的介电层位于界面层上。栅极介电层110的界面层可包括介电材料如氧化硅或氮氧化硅。栅极介电层110的高介电常数的介电层可包括氧化铪、氧化钛、氧化铪锆、氧化钽、氧化铪硅、氧化锆、氧化锆硅、上述的组合、或其他合适材料。在其他实施例中，栅极介电层110可包括氧化硅或另一合适介电材料。栅极介电层110的形成方法可为化学氧化、热氧化、原子层沉积、物理气相沉积、化学气相沉积、及/或其他合适方法。金属层112可包含导电层如钨、氮化钛、氮化钽、氮化钨、铼、铱、钌、钼、铝、铜、钴、镍、上述的组合、及/或其他合适组成。在一些实施例中，金属层112可包含n型鳍状场效晶体管所用的第一组金属材料，与p型鳍状场效晶体管所用的第二组金属材料。因此鳍状场效晶体管装置100可包含双功函数金属栅极设置。举例来说，第一金属层(比如用于n型装置)可包含的金属其功函数实质上对准基板导带的功函数，或至少实质上对准鳍状物104的通道区导带的功函数。同样地，第二金属材料(比如用于p型装置)可包含的金属其功函数实质上对准基板价带的功函数，或至少实质上对准鳍状物104的通道区价带的功函数。因此金属层112可提供鳍状场效晶体管装置100(包括n型与p型的鳍状场效晶体管装置100)所用的栅极。在一些实施例中，金属层112可改为包含多晶硅层。金属层112的形成方法可采用物理气相沉积、化学气相沉积、电子束蒸镀、及/或其他合适制程。在一些实施例中，侧壁间隔物形成于栅极结构108的侧壁上。侧壁间隔物可包含介电材料如氧化硅、氮化硅、碳化硅、氮氧化硅、或上述的组合。如上所述，大幅降低集成电路尺寸会增加寄生电容(比如鳍状场效晶体管栅极与源极/漏极区或源极/漏极接点之间的寄生电容)，并因此劣化装置效能。具体而言，侧壁间隔物的寄生电容分布，已成为鳍状场效晶体管装置的总寄生电容的较大部分。为解决此问题，可导入气隙侧壁间隔物，比如置换现有侧壁间隔物中所用的一或多种介电材料(比如形成于栅极结构108的侧壁上)。为清楚说明，这些气隙侧壁间隔物可简称为“气隙间隔物”。在多种实施例中，气隙间隔物可比现有侧壁间隔物所用的介电材料提供更低的介电常数。因此采用气隙间隔物的装置通常可降低寄生电容并改善效能。

然而形成高品质的气隙间隔物仍具挑战。举例来说，形成气隙间隔物的制程其部分，可形成一或多个密封层于与栅极间隔物相邻的气隙上，以密封气隙间隔物。在一些例子中，孔洞的低介电常数材料(如碳氧化硅)可作为密封层。此外，自对准接点制程流程或双自对准接点蚀刻制程流程的一部分，需要蚀刻介电层(如氮化硅、氧化锆、或其他介电层)以露出下方接点(如源极/漏极或栅极的接点)，且不损伤之前形成的密封层或相邻的气隙间隔物。换言之，需要提供蚀刻介电层(如氮化硅、氧化锆、或类似物)的制程，使介电层相对于气隙密封层(如孔洞的低介电常数材料)具有高蚀刻选择性。为了说明目的，高蚀刻选择性的定义为大于或等于约12的选择性。

至少一些现有的蚀刻介电层制程(如蚀刻氮化硅的制程)不能达到介电层相对于孔洞的低介电常数材料的高蚀刻选择性。举例来说，一些例子中蚀刻氮化硅的现有化学剂，蚀刻孔洞的低介电常数材料(如碳氧化硅)的速率可能过快。举例来说，至少一些蚀刻氮化硅的现有化学剂包括氟化甲烷与氢气、氟化甲烷与氧气、或氟化甲烷与氩气。一般而言，采用这些蚀刻化学品的蚀刻等离子体除了蚀刻氮化硅，还会蚀刻孔洞的低介电常数材料(如碳氧化硅)。因此保护孔洞的低介电常数材料(如碳氧化硅)免于氮化硅的蚀刻等离子体所蚀刻的控制容许范围窄。此外，由于密封层的功能为密封气隙，任何密封层的损失(比如孔洞的低介电常数材料损失)必需限制在几纳米内。若密封层损失过多，则会造成密封破坏而损伤气隙。在一些例子中，由于一些现有蚀刻制程中的氮化硅相对于碳氧化硅的蚀刻选择性低，因此需增加介电层(如氮化硅)与孔洞的低介电常数材料(如碳氧化硅)的厚度，以确保足够的装置栅极高度。然而增加装置栅极高度会对应增加高宽比，造成前段的多晶硅蚀刻制程与清洁制程更难以进行，进而产生蚀刻残留物、使多晶硅线路弯曲或崩溃、且通常劣化装置效能。此外，后续的化学机械研磨制程可能需要额外的研磨深度，以达适当的装置平坦性。在一些例子中，这些额外的化学机械研磨与相关的层状物损失，会有效减少栅极高度。一般而言，随着技术持续进展，在维持所需的栅极高度时，较小的关键尺寸与较高的深宽比不容许现有的低蚀刻选择性(比如氮化硅相对于碳氧化硅的低蚀刻选择性)的制程容许度。因此现有技术不完全符合所有需求。

本发明实施例比现有技术提供更多优点，但应理解其他实施例可提供不同优点，此处不必说明所有优点，且所有实施例不必具有特定优点。举例来说，此处所述的实施例包含的结构与方法用于提供气隙间隔物(比如以多层的密封材料保护)，其可降低间隔物的介电常数并增进装置效能。具体而言，此处所述的实施例提供高品质气隙间隔物的形成方法，其可为双自接点制程流程的一部分，如下详述。在一些实施例中，第一密封层与第二密封层可形成于与装置栅极结构相邻的气隙上，以密封气隙间隔物。密封层可合并于气隙上，以提供密封的气隙间隔物。如上所述，孔洞的低介电常数材料(如碳氧化硅)可用于形成第一密封层及/或第二密封层。此外，本发明实施例如双自接点制程流程的一部分，可提供蚀刻介电层(如氮化硅、氧化锆、或类似物)的制程，其介电层相对于第一气隙密封层与第二气隙密封层(如碳氧化硅)的蚀刻选择性高(如大于12)。如此一来，多种实施例可避免露出及/或损伤气隙，并使栅极高度损失最小化。

在一些实施例中，高蚀刻选择性的蚀刻制程采用氢改质的原子层蚀刻的蚀刻制程，以增进蚀刻选择性。一般而言，原子层蚀刻制程可用于准确移除材料的原子层，且包含在自我局限的化学表面改质步骤与移除化学改质表面区的蚀刻步骤之间交替进行的一系列步骤。通过提供此自我局限的表面改质与蚀刻步骤，原子层蚀刻制程能比反应性离子蚀刻制程提供更准确的蚀刻控制与蚀刻选择性。在此处所述的多种实施例中，氢气改质的原子层蚀刻氮化硅的蚀刻制程，可用于增进氮化硅相对于碳氧化硅的蚀刻选择性。举例来说，原子层蚀刻的蚀刻制程由两步骤组成：(1)在氮化硅与碳氧化硅表面上以氢气等离子体改质表面；以及(2)以氟自由基蚀刻移除氮化硅上的表面改质层，并保留碳氧化硅表面上的表面改质层(可称作蚀刻停止层)。在一些例子中，可在表面改质、蚀刻步骤、或上述两者之后进行净化步骤。在一些例子中，原子层蚀刻的移除制程，可提供自对准接点材料(如氮化硅)相对于孔洞的低介电常数的间隔物材料(如碳氧化硅)的高蚀刻选择性，因此可在双自对准接点蚀刻制程中提供较宽的蚀刻制程容许范围。此外，多种实施例可在较高压力下进行处理，以得氧化锆相对于碳氧化硅的密封层及氮化硅的高蚀刻选择性(比如大于25)。在一些例子中，较高压力有助于移除侧壁阶状物，因为额外的硼可形成挥发性的硼氯氧化锆并移除氧化锆的阶状物。

此外，本发明实施例蚀刻氮化硅的制程(具有高蚀刻选择性)停止于氧化锆上，其可强化并加大双自对准接点蚀刻的制程容许范围。因此，一些实施例可减少自对准接点氮化硅层高度，以减少前段蚀刻及/或清洁多晶硅的制程所需的总栅极高度，并提供较宽的蚀刻制程控制。在多种例子中，原子层蚀刻中氮化硅的蚀刻选择性，使双自对准接点的氮化硅蚀刻制程以及氮化硅的击穿蚀刻制程时的氮化硅，成为良好的自对准接点材料。此外，氮化硅相对于密封层(如碳氧化硅)的高蚀刻选择性，在蚀刻自对准接点的制程时有助于确保密封层不会破损，并确保不会损伤气隙间隔物。此外，氮化硅相对于孔洞的低介电常数的碳氧化硅密封层的高蚀刻选择性，亦降低自对准接点的氮化硅高度需求，造成总栅极高度与高宽比降低。在一些实施例中，原子层蚀刻氮化硅的蚀刻制程，可使氮化硅相对于自对准接点的氧化锆材料具有高蚀刻选择性，并加宽双自对准接点蚀刻制程容许范围。多种实施例提供较低的栅极高度需求，可增进前段制程蚀刻与清洁多晶硅的制程容许范围并减少蚀刻残留物，并减少多晶硅线路崩溃与弯曲的问题，进而在中段制程蚀刻时提供更大的蚀刻制程容许范围。因此可有效改善良率。额外实施例与优点将说明如下，及/或可由本技术领域中技术人员经本发明实施例明显得知。

图2是一或多个实施例中，制作含有气隙间隔物的半导体装置(如鳍状场效晶体管装置)的方法200，比如双自对准接点蚀刻制程流程的一部分。在一些实施例中，方法200可用于制作搭配图1说明的上述鳍状场效晶体管装置100。因此说明上述鳍状场效晶体管装置100的一或多个实施例，亦可用于方法200。此外，图3至13提供依据图2的方法200的一或多个步骤制作的例示性装置300，沿着与图1的剖面AA’实质上平行的平面的剖视图。

可以理解的是，可由已知的互补式金属氧化物半导体技术制程流程进行方法200及/或制作半导体的装置300的部分，因此此处仅简述一些制程。此外如上所述，装置300可共用鳍状场效晶体管装置100的一些部分，因此仅简述装置300的一些部分及/或制程以利清楚理解。此外，装置300可包含多种其他装置与结构，比如额外晶体管、双极性接面晶体管、电阻、电容、二极管、熔丝、或类似物，但已简化附图以利理解本发明实施例的发明概念。此外，一些实施例中的装置300包括多个半导体装置(如晶体管)，其可彼此内连线。

在多种实施例中，装置300可为形成集成电路或其部分时所制作的中间装置，而集成电路可包含静态随机存取存储器及/或其他逻辑电路、被动构件(如电阻、电容、或电感)、或主动构件(如p型通道场效晶体管、n型通道场效晶体管、金属氧化物半导体场效晶体管、高电压晶体管、高频晶体管、或其他存储单元)、及/或上述的组合。

方法200一开始的步骤202提供鳍状场效晶体管装置，其包括源极/漏极的金属接点层。如图3所示，步骤202的一实施例提供的鳍状场效晶体管的装置300包括自基板延伸的鳍状物302，以及含有栅极介电层304与栅极介电层304上的金属层306的栅极堆叠。在一些实施例中，基板、鳍状物302、栅极介电层304、及金属层306可与搭配图1说明的上述基板102、鳍状物104、栅极介电层110、及金属层112实质上类似。在一些例子中，金属层306的高度H1介于约30nm至40nm之间。装置300亦包含第一间隔物层308与第二间隔物层310形成于栅极堆叠的侧壁上。在一些实施例中，第一间隔物层308与第二间隔物层310可包含介电材料如氧化硅、氮化硅、碳化硅、氮氧化硅、碳氧化硅、碳氮氧化硅、碳氮化硅、或上述的组合。

在一些实施例中，装置300包含外延的源极/漏极结构312，其形成方法可为一或多道外延制程。在一些例子中，外延的源极/漏极结构312可形成于鳍状物302之中、形成于鳍状物302之上、及/或围绕鳍状物302。在多种例子中，可形成硅化物层314于外延的源极/漏极结构312上，以降低接点电阻。在一些实施例中，硅化物层314可包含钴硅化物、镍硅化物、或钛硅化物。此外，一些实施例可形成金属接点层316于硅化物层314上，以提供电性连接至外延的源极/漏极结构312。在至少一些例子中，金属接点层316包括钴层，但在不偏离本发明实施例范围的情况下亦可采用其他合适金属。在一些实施例中，形成衬垫层318于金属接点层316的侧壁上，使衬垫层318夹设于第二间隔物层310与金属接点层316之间。在一些例子中，可在形成金属接点层316之前，先形成衬垫层318。在一些实施例中，衬垫层318包含氮化硅层。举例来说，装置300亦可包含第一自对准接点层320形成于栅极堆叠、第一间隔物层308、与第二间隔物层310上。在一些例子中，第一自对准接点层320包含介电层如氧化锆层。

接着进行方法200的步骤204，在形成源极/漏极金属接点层(步骤202)之后，进行化学机械研磨制程。以图3与4为例，步骤204的一实施例可进行化学机械研磨制程402以移除自第一自对准接点层320与金属接点层316的部分，并平坦化装置300的上表面。

在化学机械研磨制程(步骤204)之后，方法200的步骤206进行回蚀刻金属的制程与选择性沉积金属的制程。如图5所示，步骤206的一实施例可进行回蚀刻金属的制程以回蚀刻金属接点层316，因此提供回蚀刻的金属接点层316A。在金属接点层316包括钴的一些实施例中，回蚀刻金属的制程包括回蚀刻钴的制程。在多种例子中，回蚀刻金属的制程包括湿蚀刻、干蚀刻、或上述的组合。在回蚀刻金属的制程之后，步骤206的其他实施例可选择性沉积金属层502于回蚀刻的金属接点层316A上。在一些实施例中，金属层502包含钨，但亦可采用其他合适金属。在多种实施例中，金属层502的选择性沉积可采用化学气相沉积、原子层沉积、物理气相沉积、或其他合适方法。

方法200的步骤208接着进行回蚀刻侧壁的制程。如图5与6所示，步骤208的一实施例进行回蚀刻侧壁的制程。在一些实施例中，可采用回蚀刻侧壁的制程，以回蚀刻第二侧壁间隔物层310与衬垫层318，因此提供回蚀刻的第二间隔物层310A与回蚀刻的衬垫层318A。在一些例子中，回蚀刻侧壁的制程可包含湿蚀刻、干蚀刻、或上述的组合。此外，一些实施例回蚀刻侧壁的制程，可包含等向的回蚀刻侧壁的制程。

在进行回蚀刻侧壁的制程(步骤208)之后，方法200的步骤210移除侧壁间隔物层。如图6与7所示，步骤210的一实施例可移除回蚀刻的第二间隔物层310A，以形成气隙702。在一些实施例中，回蚀刻的第二间隔物层310A的移除方法，可采用干蚀刻、湿蚀刻、或上述的组合。如上所述，第二间隔物层310可包含绝缘层(介电层)如氧化硅、氮化硅、氮氧化硅、碳氧化硅、碳氮氧化硅、碳氮化硅、或上述的组合。由于移除(或舍弃)第二间隔物层310以形成气隙702，一些实施例的气隙702有时可称作舍弃的绝缘气隙。

方法200的步骤212沉积第一密封层于气隙上。如图7与8所示，步骤212的一实施例沉积第一密封层802于气隙702上。在一些实施例中，第一密封层802顺应性地沉积并悬垂及/或合并于气隙702的顶部上，以形成密封且未露出的气隙间隔物702A。气隙702的形成方法可为移除第二间隔物层310(步骤210)。因此多层的密封材料所保护的气隙间隔物702A可减少间隔物的介电常数，并增进装置300的效能。在一些例子中，气隙间隔物702A的高度H2介于约25nm至约35nm之间，而宽度W1介于约3nm至4nm之间。在一些实施例中，第一密封层802的厚度T1介于约3nm至20nm之间。在多种实施例中，第一密封层802可包含孔洞的低介电常数材料如碳氧化硅、氮化硅、碳化硅、氮氧化硅、碳氮氧化硅、碳氮化硅、或上述的组合。具体而言，一些实施例的第一密封层802可包含碳氧化硅或碳氮氧化硅，其碳含量介于约2％至10％之间。在一些实施例中，第一密封层802的沉积可采用原子层沉积、等离子体辅助原子层沉积、化学气相沉积、等离子体辅助化学气相沉积、或其他合适方法。举例来说，第一密封层802的沉积温度可介于约250℃至650℃之间。

方法200的步骤214沉积第二密封层于第一密封层上。如图8与9所示，步骤214的一实施例沉积第二密封层902于第一密封层802上。在一些实施例中，第二密封层902顺应性地沉积于第一密封层802上。在一些实施例中，第二密封层902的厚度T2介于约8nm至10nm之间。与第一密封层802类似，第二密封层902可包含孔洞的低介电常数材料如碳氧化硅、氮化硅、碳化硅、氮氧化硅、碳氮氧化硅、碳氮化硅、或上述的组合。具体而言，一些实施例的第二密封层902可包含碳氧化硅或碳氮氧化硅，其碳含量介于约10％至20％之间。在多种例子中，第二密封层902的碳含量高于第一密封层802的碳含量。举例来说，增加密封层(如第二密封层902)的碳含量，可增加密封层对后续等离子体蚀刻制程的抗性。另一方面，减少密封层(如第一密封层802)中的碳含量，可优选地控制第一密封层802以有效悬垂及/或合并于气隙702的顶部上，以形成密封的气隙间隔物702A。在一些实施例中，第二密封层902的沉积可采用类似的原子层沉积、等离子体辅助原子层沉积、化学气相沉积、等离子体辅助化学气相沉积、或其他合适方法。举例来说，第二密封层902的沉积温度可介于约250℃至650℃之间。在多种实施例中，由于第二密封层902的碳含量增加，因此可提供良好的等离子体抗性，比如对后续自对准接点蚀刻的等离子体抗性。此外，一些实施例的第一密封层802与第二密封层902的厚度比例，介于约1至3之间，端视装置300的表面形貌而定。

在沉积第二密封层(步骤214)之后，方法200的步骤216进行回蚀刻密封层的制程。如图9与10所示，步骤216的一实施例采用回蚀刻密封层的制程，可回蚀刻第一密封层802与第二密封层902，以提供回蚀刻的第一密封层802A与回蚀刻的第二密封层902A。在一些例子中，回蚀刻密封层的制程可包括湿蚀刻、干蚀刻、或上述的组合。在一些实施例中，回蚀刻密封层的制程可露出第一自对准接点层320与金属层502的上表面。然而值得注意的是，即使在回蚀刻密封层的制程之后，气隙间隔物702A仍保持密封而未露出。

接着进行方法200的步骤218以沉积介电层，并进行化学机械研磨制程。如图10与11所示，步骤218的一实施例可沉积介电层于装置300上，且可进行化学机械研磨制程以移除介电层的多余部分并平坦化装置300的上表面。在一些实施例中，介电层可称作第二自对准接点层1102。举例来说，第二自对准接点层1102可包括氮化硅层。在一些例子中，第二自对准接点层1102的沉积方法可为原子层沉积、化学气相沉积、物理气相沉积、或另一合适方法。

在步骤218的沉积与化学机械研磨制程之后，方法200的步骤220进行第一蚀刻制程与第二蚀刻制程。在多种实施例中，第一蚀刻制程与第二蚀刻制程可包含第一蚀刻自对准接点的制程与第二蚀刻自对准接点的制程。如图11与12所示，步骤220的一实施例可进行第一蚀刻自对准接点的制程，其目标为装置300的源极/漏极区(比如在外延的源极/漏极结构312上进行制程)。具体而言，第一蚀刻自对准接点的制程可用于蚀刻的前沉积于露出的金属层502上的第二蚀刻自对准接点1102，以形成源极/漏极接点开口1202。在多种实施例中，第一蚀刻自对准接点的制程可包含原子层蚀刻的蚀刻制程，其提供第二自对准接点层1102(如氮化硅)相对于回蚀刻的第一密封层802A、回蚀刻的第二密封层902A、与第一自对准接点层320(如氧化锆)的高蚀刻选择性(比如大于12)。因此第一蚀刻自对准接点的制程可增进氮化硅相对于孔洞的低介电常数的间隔物材料(如碳氧化硅)的蚀刻选择性。由于氮化硅相对于密封层(如碳氧化硅)的高蚀刻选择性，第一蚀刻自对准接点的制程时不蚀刻或破坏回蚀刻的第一密封层802A与回蚀刻的第二密封层902A，因此未损伤的气隙间隔物702A保持密封且未露出。此外，第一蚀刻自对准接点的制程不会对回蚀刻的金属接点层316A(如钴)或选择性沉积的金属层502(如钨)造成横向损伤、弯曲、或损伤。与原子层蚀刻的蚀刻制程相关的额外细节，将搭配图14A至14D与图15A至15D说明如下。多种实施例在形成源极/漏极接点开口1202之后，可沉积金属层于源极/漏极接点开口1202中以接触金属层502，因此可提供电性连接至外延的源极/漏极结构312。

如图11与13所示，步骤220的其他实施例可进行第二蚀刻自对准接点的制程，其目标为装置300的栅极区(比如在含有栅极介电层304与金属层306的栅极堆叠上的栅极区)。具体而言，第二蚀刻自对准接点的制程可用于蚀刻的前形成于栅极堆叠上的第一自对准接点层320(如氧化锆)，以形成栅极接点开口1302。在多种实施例中，第二蚀刻自对准接点的制程亦可包含原子层蚀刻的蚀刻制程，以提供第一自对准接点层320(如氧化锆)相对于回蚀刻的第一密封层802A、回蚀刻的第二密封层902A、与第二自对准接点层1102(如氮化硅)的高蚀刻选择性(如大于12)。因此第二蚀刻自对准接点的制程可增进氧化锆相对于孔洞的低介电常数的间隔物材料(如碳氧化硅)的蚀刻选择性。氧化锆相对于密封层(如碳氧化硅)的高蚀刻选择性，造成第二蚀刻自对准接点的制程不会损伤回蚀刻的第一密封层802A与回蚀刻的第二密封层902A，因此气隙间隔物702A不损伤而维持密封且未露出。此外，第二蚀刻自对准接点的制程不会对金属层306或任何相邻的衬垫层(如氮化钛)造成横向损伤、弯曲、或损伤。在多种实施例中，在形成栅极接点开口1302之后，可沉积金属层于栅极接点开口1302中以接触金属层306，因此可提供电性连接至装置300的栅极堆叠。在一些实施例中，在进行蚀刻第二自对准接点的制程之前，可进行蚀刻第一自对准接点的制程。然而一些例子在进行蚀刻第一自对准接点的制程之前，可进行蚀刻第二自对准接点的制程。

可对装置300进行后续制程，以形成本技术领域已知的多种结构与区域。举例来说，后续制程可形成多种接点、通孔、及/或线路与多层内连线结构(比如金属层与层间介电层)于基板上，其设置为连接多种结构以形成含有一或多个鳍状场效晶体管装置的功能电路。在其他例子中，多层内连线可包含垂直内连线如通孔或接点，与水平内连线如金属线路。多种内连线结构可采用多种导电材料，包括铜、钨、及/或硅化物。在一例中，可采用镶嵌制程及/或双镶嵌制程形成铜相关的多层内连线结构。

图14A至14D与图15A至15D显示例示性的原子层蚀刻的蚀刻制程流程。举例来说，可在方法200的步骤220的第一蚀刻自对准接点的制程及/或第二蚀刻自对准接点的制程采用此制程。在一些实施例中，图14A至14D显示例示性的原子层蚀刻制程流程的第一循环，而图15A至15D显示例示性的原子层蚀刻制程流程的第二至第N循环。一般而言，重复原子层蚀刻的蚀刻制程的循环，可部分地达到氮化硅或氧化锆相对于低介电常数的间隔物材料(如碳氧化硅)的高蚀刻选择性。此外，虽然搭配图14A至14D与图15A至15D说明的下述例子为蚀刻源极/漏极区上的第二自对准接点层(如氮化硅)的第一蚀刻自对准接点的制程，类似的原子层蚀刻的蚀刻制程亦可用于蚀刻栅极堆叠上的第一自对准接点层(如氧化锆)以形成栅极接点开口(如栅极接点开口1302)的第二蚀刻自对准接点的制程。然而氢气与氟的等离子体制程用于蚀刻氮化硅如下述。在采用原子层蚀刻的蚀刻制程蚀刻氧化锆时，可采用不同的蚀刻化学剂。举例来说，一些实施例可采用三氯化硼及/或氯气为主的等离子体蚀刻氧化锆。

如图14A所示的装置1400，可与上述的装置300实质上相同。因此在一些实施例中，装置1400包括第一自对准接点层1402，其可与装置300的第一自对准接点层320实质上相同。如此一来，第一自对准接点层1402可包含介电层如氧化锆层。装置1400还包含密封层1404与1406，其分别与装置300的回蚀刻的第一密封层802A与回蚀刻的第二密封层902A实质上相同，因此多种例子中的密封层1404与1406可包含孔洞的低介电常数材料，比如碳氧化硅、氮化硅、碳化硅、氮氧化硅、碳氮氧化硅、碳氮化硅、或上述的组合。在一些实施例中，装置1400亦可包含第二自对准接点层1408，其可与装置300的第二自对准接点层1102实质上相同。因此在多种例子中，第二自对准接点层1408可包含氮化硅层。装置1400亦可包含间隔物层1410，其可与装置300的第一间隔物层308实质上相同。因此多种例子中的间隔物层1410可包含介电材料如氧化硅、氮化硅、碳化硅、氮氧化硅、碳氧化硅、碳氮氧化硅、碳氮化硅、或上述的组合。

在原子层蚀刻的蚀刻制程流程的第一步骤中，可进行氢气等离子体的表面改质制程1412(图14A)，其可采用氢气等离子体以形成表面改质1414(图14B)。如图所示，表面改质层1414可由不同的区域1414A、1414B、1414C、与1414D组成，且不同区域由装置1400的上表面的材料所定义，这些材料暴露至氢气等离子体的表面改质制程1412的氢气等离子体并与其反应。在此例中，区域1414A对应第一自对准接点层1402，区域1414B对应间隔物层1410，区域1414C对应第二自对准接点层1408，且区域1414D对应密封层1404与1406。

在一些实施例中，激发的氢气暴露至氮化硅层(如第二自对准接点层1408的氮化硅层)的氮，可形成氨气副产物于表面改质层1414中，并弱化氮化硅层中的键结。举例来说，由于氢-氮键的吸引力自硅原子拉开氮原子，可增加硅-氮键长(比如在氮化硅层中的硅-氮键)并降低硅-氮键能，以增加后续氟等离子体制程时的蚀刻速率，如下所述。在一些实施例中，表面改质层1414的深度及/或厚度，至少部分取决于形成等离子体所用的气体与等离子体功率。在氢气等离子体的例子中，表面改质层1414的厚度T3可调整为介于约7nm至20nm之间，端视下方的材料层而定。在多种例子中，氢气等离子体贯穿的深度大于氩气等离子体或氦气等离子体贯穿的深度。具体而言，较高功率与较低等离子体压力的氢气等离子体可提供较深的改质深度(与氩气等离子体或氦气等离子体相较)。如上所述，不同区域1414A、1414B、1414C、与1414D中的表面改质层1414的厚度可不同，以对应不同的下方材料层。在一些例子中，区域1414C中的表面改质层1414的厚度，大于区域14144A、1414B、与1414D中的表面改质层1414的厚度。区域1414B与1414D中的表面改质层1414的厚度，大于区域1414A中的表面改质层1414的厚度。

在原子层蚀刻制程流程的第二步骤中，可进行氟等离子体制程以移除区域1414C中的表面改质层1414(比如自第二自对准接点层1408的氮化硅层移除表面改质层1414)，并保留表面改质层1414于其他区域1414A、1414B、与1414D上(比如保留于第一自对准接点层1402的氧化锆表面上，以及密封层1404与1406的碳氧化硅表面上)，如图14C与14D所示。在一些实施例中，氟等离子体制程1416包括以氟自由基蚀刻移除表面改质层1414。举例来说，图14C显示氟自由基反应，而图14D显示蚀刻后反应，其中氟等离子体制程1416之后可移除额外的氮化硅(如第二自对准接点层1408的氮化硅)。在一些实施例中，氟等离子体制程1416有助于形成挥发性的氰化氢副产物，其可用于移除氮化硅层。另一方面，部分原因为形成氢辅助的表面聚合物且硅-氧键较强，碳氧化硅(如密封层1404与1406)上的表面改质层1414可作为蚀刻停止层。一般而言，原子层蚀刻的蚀刻制程流程因依序进行的氢气等离子体的表面改质制程1412与氟等离子体制程1416的协同作用，可提供较高的氮化硅蚀刻速率。在多种例子中，表面改质层1414中较高的氢剂量，有助于增进及/或强化碳氧化硅(如密封层1404与1406的碳氧化硅)，并抵抗氟等离子体制程1416的蚀刻。

图14C亦显示氟等离子体制程1416时形成的蚀刻副产物层1420。如图所示，形成于第一自对准接点层1402与密封层1404及1406的上表面上的蚀刻副产物层1420，可比形成于第二自对准接点层1408上的蚀刻副产物层1420厚，因为氢气等离子体改质(如氢气等离子体的表面改质制程1412)对第二自对准接点层1408而言，可形成较弱的氮硅键结且较易移除氮化硅层。如图14D所示的一些例子中，移除表面钝化保护较低的氮化硅(如第二自对准接点层1408的氮化硅)，并以较厚的蚀刻副产物层1420保护第一自对准接点层1402与密封层1404及1406。如此一来，可改善第二自对准接点层1408相对于第一自对准接点层1402与密封层1404及1406的蚀刻选择性。在一些实施例中，在后续的湿式清洁制程时(比如在移除氮化硅层之后的湿式清洁制程)，可自装置1400的表面移除蚀刻副产物层1420。值得注意的是当间隔物层1410包含氮化硅(与第二自对准接点层1408类似)的一些例子中，部分由于间隔物层的露出部分的关键尺寸小(与相邻的层状物相较)，间隔物层1410仍保持大部分未蚀刻，且相邻的第一自对准接点层1402与密封层1404及1406实质上保护间隔物层1410，其可在原子层蚀刻制程时提供第二自对准接点层1408的高蚀刻选择性。

在原子层蚀刻的蚀刻制程流程的第一循环(如搭配图14A至14D说明的上述内容)之后，通常可进行原子层蚀刻的蚀刻制程流程的第二至第N循环，如图15A至15D所示。如上所述，重复原子层蚀刻的蚀刻制程循环，可部分地达到氮化硅或氧化锆相对于孔洞的低介电常数的间隔物材料(如碳氧化硅)的高蚀刻选择性。如图15A所示，可再进行氢气等离子体的表面改质制程1412一次，比如采用氢等离子体处理氮化硅与碳氧化硅的表面，以形成额外的表面改质层1514(见图15B)，及/或扩大之前存在的表面改质层1414。值得注意的是一些实施例中，表面改质层1514亦可由不同区域组成，其可与上述表面改质层1414的不同区域类似。在形成额外的表面改质层1514或扩大之前存在的表面改质层1414之后，可再进行氟等离子体制程1416以自氮化硅层(如第二自对准接点层1408的氮化硅层)移除表面改质层1514，并保留表面改质层1514及/或表面改质层1414于装置1400的其他区域(包括密封层1404与1406的碳氧化硅表面，与第一自对准接点层1402的氧化锆表面)上，如图15C与15D所示。具体而言，图15C显示氟自由基反应，而图15显示蚀刻后反应，其中氟等离子体制程1416之后可移除额外的氮化硅(比如第二自对准接点层1408的氮化硅)。接着可重复图15A至15D所示的原子层蚀刻的蚀刻制程流程N次循环如所需，以完全蚀刻氮化硅层(如第二自对准接点层1408的氮化硅)，并露出下方的金属层(如金属层502)以形成源极/漏极接点开口(如源极/漏极接点开口1202)。

换言之，如图15A至15D所示，可重复氢气等离子体的表面改质制程1412与氟等离子体制程1416以移除氮化硅层，而关键的制程控制包括维持较厚的表面改质层(比如表面改质层1514及/或1414)于第一自对准接点层1402及密封层1404与1406上，并移除第二自对准接点层1408上较薄的表面改质层，以蚀刻第二自对准接点层1408。最佳化地控制钝化层(比如控制表面改质层)，可进一步改善第二自对准接点层1408相对于第一自对准接点层1402与密封层1404与1406的蚀刻选择性。如图15A至15D所示，在后续的湿式清洁制程时(比如移除氮化硅层之后的湿式清洁制程)，可自装置1400的表面移除蚀刻副产物层1420。

因此此处所述的多种实施例，可比现有技术具有多种优点。可以理解的是，此处不必说明所有的优点，所有实施例不必具有特定优点，且其他实施例可提供不同优点。举例来说，此处所述的实施例包括提供气隙间隔物所用的方法与结构，以多个密封层保护气隙间隔物，其可降低间隔物的介电常数并增进装置效能。在一些实施例中，第一密封层与第二密封层可形成于与装置栅极结构相邻的气隙上，以密封气隙间隔物。在一些例子中，孔动的低介电常数材料(如碳氧化硅)可用于形成多个密封层。此外，本发明实施例提供介电层(如氮化硅、氧化锆、或类似物)的蚀刻制程(如原子层蚀刻制程)作为双自对准接点蚀刻制程流程的一部分，其介电层相对于多个密封层(如碳氧化硅)具有高蚀刻选择性(比如大于12)。如此一来，本发明的多种实施例可避免露出及/或损伤气隙，并最小化栅极高度损失。本技术领域中技术人员经由本发明实施例，可明显得知额外实施例与优点。

因此本发明的实施例的一说明半导体装置的形成方法，包括提供装置，其包括栅极堆叠、多个间隔物层位于栅极堆叠的侧壁上、以及源极/漏极结构与栅极堆叠相邻。在一些实施例中，移除间隔物层的第一间隔物层，以形成气隙于栅极堆叠的侧壁上。在多种实施例中，接着沉积第一密封层于气隙的顶部上，以形成密封的气隙。之后采用第一蚀刻制程，自源极/漏极结构上蚀刻第一自对准接点层。在多种实施例中，第一蚀刻制程选择性地蚀刻第一自对准接点层，而第一密封层维持未蚀刻。

在一些实施例中，方法还包括：沉积第二密封层于第一密封层上；以及采用第一蚀刻制程，自源极/漏极结构上蚀刻第一自对准接点层，其中第一蚀刻制程选择性地蚀刻第一自对准接点层，而第二密封层维持未蚀刻。

在一些实施例中，第一蚀刻制程为原子层蚀刻制程，包括(i)形成表面改质层于第一自对准接点层上并与第一自对准接点层反应的氢等离子体制程；以及(ii)自第一自对准接点层移除表面改质层并移除至少一部分的第一自对准接点层的氟等离子体制程，其中氢等离子体制程与氟等离子体制程重复N个循环，以自源极/漏极结构上移除第一自对准接点层。

在一些实施例中，装置还包括金属接点层形成于源极/漏极结构上并提供电性接点至源极/漏极结构，且方法还包括：对金属接点层进行回蚀刻制程以形成回蚀刻的金属接点层；以及形成选择性沉积的金属层于回蚀刻的金属接点层上。

在一些实施例中，金属接点层包括钴，而选择性沉积的金属层包括钨。

在一些实施例中，方法还包括在移除第一间隔物层之前，对第一间隔物层进行回蚀刻制程。

在一些实施例中，方法还包括：在自源极/漏极结构上蚀刻第一自对准接点层之前，进行密封层的回蚀刻制程以露出选择性沉积的金属层的上表面；以及沉积第一自对准接点层于源极/漏极结构上。

在一些实施例中，装置还包括第二自对准接点层于栅极堆叠上，且方法还包括：采用第二蚀刻制程，自栅极堆叠上蚀刻第二自对准接点层，其中第二蚀刻制程选择性地蚀刻第二自对准接点层，而第一密封层维持未蚀刻。

在一些实施例中，第一自对准接点层包括氮化硅，而第二自对准接点层包括氧化锆。

在一些实施例中，第一密封层与第二密封层包括孔洞的低介电常数材料。

在一些实施例中，孔洞的低介电常数材料包括碳氧化硅。

在一些实施例中，第一自对准接点层相对于第一密封层的蚀刻选择性大于12。

在另一实施例中，半导体装置的形成方法包括：自鳍状场效晶体管栅极堆叠的侧壁移除间隔物层，以形成气隙于鳍状场效晶体管栅极堆叠的侧壁上。在一些实施例中，顺应性地沉积多个密封层于气隙的顶部上，以形成密封的气隙。在一些例子中，进行第一原子层蚀刻制程，以自与鳍状场效晶体管栅极堆叠相邻的源极/漏极上移除氮化硅层。第一原子层蚀刻制程选择性地蚀刻氮化硅层，而密封层维持未蚀刻。

在一些实施例中，第一原子层蚀刻制程包括(i)形成表面改质层于氮化硅层上并与氮化硅层反应的氢等离子体制程；以及(ii)自氮化硅层移除表面改质层并移除至少一部分的氮化硅层的氟等离子体制程，其中氢等离子体制程与氟等离子体制程重复N个循环，以自源极/漏极上移除氮化硅层。

在一些实施例中，方法还包括：在形成气隙之前，形成选择性沉积的钨层于钴层上，其中钴层沉积于源极/漏极上并提供电性接点至源极/漏极。

在一些实施例中，方法还包括在进行第一原子层蚀刻制程之前，沉积氮化硅层于选择性沉积的钨层上。

在一些实施例中，方法还包括：进行第二原子层蚀刻制程以自鳍状场效晶体管栅极堆叠上移除氧化锆层，其中第二原子层蚀刻制程选择性地蚀刻氧化锆层，而密封层维持未蚀刻。

在一些实施例中，密封层的一或多者包括碳氧化硅。

在又一实施例中，半导体装置包括：栅极堆叠，位于第一鳍状物区上，其中间隔物层位于栅极堆叠的第一侧壁上。在一些实施例中，源极/漏极接点金属，位于与第一鳍状物区相邻的第二鳍状物区上，其中第二鳍状物区包括源极/漏极结构，其中衬垫层位于源极/漏极接点金属的第二侧壁上，且其中第一侧壁与第二侧壁彼此相对。在一些例子中，气隙间隔物，位于间隔物层与衬垫层之间；以及多个密封层，合并于气隙间隔物的顶部上，以密封并保护气隙间隔物。

在一些实施例中，栅极堆叠包括金属层，且金属层的高度介于约30nm至40nm之间，气隙间隔物的高度介于约25nm至35nm之间，且密封层的厚度介于约5nm至10nm之间。

上述实施例的特征有利于本技术领域中技术人员理解本发明。本技术领域中技术人员应理解可采用本发明作基础，设计并变化其他制程与结构以完成上述实施例的相同目的及/或相同优点。本技术领域中技术人员亦应理解，这些等效置换并未脱离本发明精神与范围，并可在未脱离本发明的精神与范围的前提下进行改变、替换、或变动。