阅读说明：本技术 低压降电压稳压器 (Low dropout voltage regulator ) 是由 何仪修 于 2018-06-28 设计创作，主要内容包括：一种低压降电压稳压器,包含一主要误差放大器、一辅助误差放大器、一第一缓冲电路、一第二缓冲电路、一控制电路以及一N通道功率晶体管。该辅助误差放大器比该主要误差放大器消耗较少的电流。该控制电路用以比较比例于一输出电压的一反馈电压的电压值和一偏压电压的电压值以控制该N通道功率晶体管的导通状况。该参考电压的电压值大于该偏压电压的电压值。(A low dropout voltage regulator includes a main error amplifier, an auxiliary error amplifier, a first buffer circuit, a second buffer circuit, a control circuit and an N-channel power transistor. The auxiliary error amplifier consumes less current than the main error amplifier. The control circuit is used for comparing a voltage value of a feedback voltage which is proportional to an output voltage with a voltage value of a bias voltage so as to control the conduction state of the N-channel power transistor. The voltage value of the reference voltage is greater than the voltage value of the bias voltage.)

低压降电压稳压器

技术领域

本发明关于一种低压降电压稳压器(low dropout voltage regulator)，且更特地而言，关于一种具有可控制缓启动机制的低压降稳压器。

背景技术

低压降电压稳压器是一种具有很小的输入和输出电压差值的直流线性电压稳压器(DC linear voltage regulator)。低压降电压稳压器的优点包含可运作于较低的电源电压、高运作效率和低热消耗量。典型的低压降电压稳压器的组件包含一功率晶体管和一误差放大器。通过该功率晶体管和该误差放大器形成的负反馈回路，低压降电压稳压器可以维持稳定的输出电压值。

然而，低压降电压稳压器在电源电压初始供应时若未进行良好的控制，可能会损害内部组件或是对负载造成损害。例如，在缓启动期间，若误差放大器侦测到输出电压一直未到达预期电压值，则该功率晶体管将会被过度驱动而产生涌浪(inrush)电流，或者是输出电压在缓启动结束后发生一电压过冲(overshoot)现象。涌浪电流和电压过冲现象都会对低压降电压稳压器的内部组件或对负载造成损害。因此，有必要提供一种具有可控制缓启动机制的低压降电压稳压器以解决上述问题。

发明内容

根据本发明一实施例的一种低压降电压稳压器，包含一主要误差放大器、一辅助误差放大器、一第一缓冲电路、一第二缓冲电路、一控制电路以及一N通道功率晶体管。该N通道功率晶体管具有用以接收一电源电压的一漏极和用以产生一输出电压的一源极。该主要误差放大器具有用以接收比例于该输出电压的一反馈电压的一正输入端，用以接收一参考电压的一负输入端，和一放大输出端。该第一缓冲电路耦接至该主要误差放大器的该放大输出端和该N通道功率晶体管的一栅极之间。该辅助误差放大器具有用以接收比例于该输出电压的该反馈电压的一第一正输入端，一第二正输入端，用以接收该参考电压的一负输入端，和一放大输出端。该第二缓冲电路耦接至该辅助误差放大器的该放大输出端和该N通道功率晶体管的该栅极之间。该控制电路用以比较比例于该输出电压的该反馈电压的电压值和一偏压电压的电压值以控制该N通道功率晶体管的该栅极。该辅助误差放大器比该主要误差放大器消耗较少的电流。该参考电压的电压值大于该偏压电压的电压值。

附图说明

图1显示结合本发明一实施例的一低压降电压稳压器的方块示意图。

图2显示结合本发明另一实施例的一低压降电压稳压器的电路图。

图3显示结合本发明一实施例的控制电路的电路图。

具体实施方式

在说明书及后续的权利要求当中使用了某些词汇来指称特定的组件。所属领域中具有通常知识者应可理解，制造商可能会用不同的名词来称呼同样的组件。本说明书及后续的权利要求并不以名称的差异来作为区分组件的方式，而是以组件在功能上的差异来作为区分的准则。在通篇说明书及后续的请求项当中所提及的「包含」为一开放式的用语，故应解释成「包含但不限定于」。另外，「耦接」一词在此包含任何直接及间接的电气连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或透过其他装置或连接手段间接地电气连接至该第二装置。

图1显示结合本发明一实施例的一低压降电压稳压器100的方块示意图。参考图1，该低压降电压稳压器100包含一主要误差放大器OP1、一第一缓冲电路12、一N通道功率晶体管MN和一电压分压电路18。

参考图1，该N通道功率晶体管MN具有耦接至一电源电压VDD的一漏极和耦接至该电压分压器18和一输出电容CL的一源极。

该主要误差放大器OP1的一负输入端用以接收一参考电压VREF。在一实施例中，该参考电压VREF由一带隙电路(bandgap circuit，未绘示)所产生，其电压值约为1.2V。该电压分压电路18包含电阻R1和R2。该等电阻R1和R2对该低压降电压稳压器100的一输出电压OUT进行分压以产生比例于该输出电压OUT的一反馈电压FB。该反馈电压FB传送至该主要误差放大器OP1的一正输入端。该主要误差放大器OP1用以比较该参考电压VREF和该反馈电压FB的电压值，藉以产生一误差信号N1。该第一缓冲电路12耦接至该主要误差放大器OP1的一输出端，其用以位移该误差信号N1的电压值以推动该N通道功率晶体管MN。

在正常运作时，亦即，当缓启动结束后，该主要误差放大器OP1通过该第一缓冲电路12驱动该N通道功率晶体管MN的一栅极端以提供稳定的输出电压OUT。在此状况下该主要误差放大器OP1、该第一缓冲电路12和该N通道功率晶体管MN形成一第一负反馈路径。该第一负反馈路径会使该反馈电压FB的电压值和该参考电压VREF的电压值实质上相同。因此，该输出电压OUT的电压值会根据该等电阻R1和R2的阻值比例于该参考电压VREF的电压值。

然而，在缓启动期间，当电源电压VDD开始供应时，该第一缓冲电路12会将节点N2的电压值由接地电位上抬至一电压值，例如一晶体管的栅极-源极电压差值VGS。因此，该N通道功率晶体管MN会导通而产生涌浪电流，进而对组件造成损害。为了解决此问题，该低压降电压稳压器100需要另一反馈路径控制N通道功率晶体管MN的导通状况。

参考图1，为了增加另一反馈路径，该低压降电压稳压器100另包含一辅助误差放大器OP2、一第二缓冲电路14和一控制电路16。该辅助误差放大器OP2因为不额外进行温度补偿或处理过程差异化处理或高速运作，会比需要复杂设计的该主要误差放大器OP1消耗更少的电流。在本发明一实施例中，该辅助误差放大器OP2消耗的电流小于10μA。

参考图1，该控制电路16用以比较该反馈电压FB的电压值和一偏压电压VB的电压值以产生一控制信号FBX。该辅助误差放大器OP2的一第一正输入端用以接收该反馈电压FB，一第二正输入端用以接收该控制信号FBX，且一负输入端用以接收该参考电压VREF。该第二缓冲电路14的一输入端耦接至该辅助误差放大器OP2的输出端，其用以位移一误差信号N3的电压值。该第二缓冲电路14的一输出端耦接至该N通道功率晶体管MN的该栅极。

图2显示结合本发明另一实施例的一低压降电压稳压器100’的电路图。参考图2，该第一缓冲电路12包含一P通道晶体管M2和一电流源I1，其中，该P通道晶体管M2具有耦接至一接地端的一漏极端，耦接至该主要误差放大器OP1的该输出端的一栅极端，和耦接至该电流源I1的一源极端。

该第二缓冲电路14包含一第一输出级144和一第二输出级146。该第一输出级144具有耦接至该辅助误差放大器OP2的该输出端的一输入端，和耦接至该第二输出级146的一输出端。该第二输出级146具有耦接至该N通道功率晶体管MN的该栅极端的一输出端。

在一实施例中，该第一输出级144包含一N通道晶体管M4。该N通道晶体管M4具有耦接至该主要误差放大器OP1的该输出端的一漏极，用以接收该误差信号N3的一栅极，和耦接至该接地端的一源极。

在一实施例中，该第二输出级146包含一N通道晶体管M3和一电容C1。该N通道晶体管M3具有用以接收该误差信号N3的一栅极，耦接至该N通道功率晶体管MN的该栅极的一漏极，和耦接至该接地端的一源极。该电容C1耦接于该N通道功率晶体管MN的该栅极和该N通道晶体管M3的该栅极之间。

参考图2，该控制电路16包含一比较器CMP和一输出级162。该比较器CMP用以比较该反馈电压FB的电压值和该偏压电压VB的电压值以产生一比较信号CMPX。该比较器CMP的一输出端耦接至该输出级162的一输入端。

在一实施例中，该输出级162包含一N通道晶体管M7、一致能组件X2、一电流源I3和一电容C2。该N通道晶体管M7具有用以接收该比较信号CMPX的一栅极，耦接至该致能组件X2的一漏极，和耦接至该电流源I3的一源极。在一实施例中，该致能组件X2由一P通道晶体管M6所组成，如图3所示。该P通道晶体管M6具有用以接收该电源电压VDD的一源极，用以接收一致能信号EN的一栅极，和耦接至该N通道晶体管M7的该漏极的一漏极。

参考图2，在缓启动期间，当该电源电压VDD开始供应时，该低压降电压稳压器100’中的该参考电压VREF的电压值首先会重设为0V(接地端电压值)。此时，该反馈电压FB的电压值小于该偏压电压VB的电压值(约0.3V)，因此该比较器CMP输出逻辑0的信号CMPX，而使该N通道晶体管M7截止。当该N通道晶体管M7截止时，该致能组件X2会将该控制信号FBX快速上拉至该电源电压VDD的电压值，而使该控制信号FBX的电压值大于该反馈信号FB的电压值。此时该参考电压VREF的电压值很小，故该辅助误差放大器OP2输出逻辑1的误差信号N3。

当该辅助误差放大器OP2输出逻辑1的误差信号N3后，该晶体管M4导通，使得该节点N1的电压值会下拉至接地电位。同时，该晶体管M3导通，使得该节点N2的电压值会下拉至接地电位。因此，该N通道功率晶体管MN截止。由于该N通道功率晶体管MN截止，该输出电压OUT在电源电压VDD开始供应时会保持下拉至接地电位。

接着，该参考电压VREF以一固定斜率开始上升。当该反馈信号FB的电压值小于该偏压电压VB的电压值时，该辅助误差放大器OP2、该第二缓冲电路14中的该N通道晶体管M3、该电容C1和该N通道功率晶体管MN形成一第二负反馈路径。该第二负反馈路径会使该反馈电压FB的电压值和该参考电压VREF的电压值实质上相同。

当该反馈信号FB的电压值上升至接近于该偏压电压VB的电压值时，该比较器CMP输出逻辑1的信号CMPX，而使该N通道晶体管M7导通。当该N通道晶体管M7导通时，该电流源I3对该电容C2进行放电，因此该控制信号FBX的电压值以一固定斜率开始下降。当该控制信号FBX的电压值小于该反馈信号FB的电压值时，该辅助误差放大器OP2输出逻辑0的误差信号N3，而使该等晶体管M3和M4截止。因此，该N通道功率晶体管MN改由该第一负反馈路径推动，而该第二负反馈路径不启动。

综上所述，通过该第一负反馈路径和该第二负反馈路径的轮流启动，本发明所揭示的低压降电压稳压器因为具有可控制的缓启动机制而可避免涌浪电流和电压过冲现象造成的损害。

本发明的技术内容及技术特点已揭示如上，然而熟悉本项技术的人士仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰。因此，本发明的保护范围应不限于实施例所揭示的，而应包括各种不背离本发明的替换及修饰，并为随后的权利要求所涵盖。

【符号说明】

100、100’ 低压降电压稳压器

12 第一缓冲电路

14 第二缓冲电路

144 第一输出级

146 第二输出级

16、16’ 控制电路

162 输出级

18 电压分压电路

CMP 比较器

C1、C2 电容

CL 电容

I1、I3 电流源

M2、M6 P通道晶体管

M3、M4、M7 N通道晶体管

MN N通道功率晶体管

OP1 主要误差放大器

OP2 辅助误差放大器

R1、R2 电阻

X2 致能组件