阅读说明：本技术 结合工艺、封装工艺及制造方法 (Bonding process, packaging process and manufacturing method ) 是由 陈俊廷 吴志伟 卢思维 施应庆 于 2018-12-07 设计创作，主要内容包括：提供一种封装工艺、结合工艺与制造方法。提供具有第一管芯及第二管芯的封装。提供具有第一翘曲水平的电路衬底。将封装安装到电路衬底上,且然后在高温下进行加热以将封装结合到电路衬底。在所述高温下被加热的所述封装以第二翘曲水平而翘曲,且第一翘曲水平与第二翘曲水平实质上相符。(A packaging process, a bonding process and a manufacturing method are provided. A package having a first die and a second die is provided. A circuit substrate having a first warpage level is provided. The package is mounted to the circuit substrate and then heated at an elevated temperature to bond the package to the circuit substrate. The package heated at the elevated temperature is warped at a second warpage level, and the first warpage level and the second warpage level substantially coincide.)

结合工艺、封装工艺及制造方法

技术领域

本发明的实施例是有关于结合工艺、封装工艺及制造方法。

背景技术

在先进的总成设计中，半导体封装及多芯片封装通过表面安装技术或翻转结合技术而进一步与电路衬底连接。由于封装是通过导电凸块或导电球被表面安装到衬底，因此接点(joint)连接的可靠性是至关重要的。

发明内容

根据本发明实施例，提供一种结合工艺。将电路衬底设置在夹具上，且所述电路衬底具有安装表面及在所述安装表面上形成的安装部。执行衬底垫补工艺。将封装安装到所述电路衬底的所述安装表面上。所述封装具有底表面及在所述封装的所述底表面上形成的连接件。执行回焊工艺，并将所述封装的所述连接件结合到所述电路衬底的所述安装部。

附图说明

结合附图阅读以下详细说明，会最佳地理解本发明的各方面。应注意，根据本行业中的标准惯例，各种特征并非按比例绘制。事实上，为使论述清晰起见，可任意增大或减小各种特征的尺寸。

图1至图10是根据本发明一些示例性实施例的封装结构的制造方法中的各种阶段的示意性剖视图。

图11是说明根据本发明实施例被设置到平台上并被进行回焊的封装及电路衬底的示意性剖视图。

图12至图15是说明根据本发明一些实施例的间隔件的位置及尺寸的示意图。

图16是说明根据本发明实施例的衬底夹具的示意性俯视图。

图17是说明根据本发明实施例被设置到平台上并被进行回焊的封装及电路衬底的示意性剖视图。

具体实施方式

以下公开内容提供用于实作所提供主题的不同特征的许多不同的实施例或实例。下文阐述组件及构造的具体实例以简化本发明。当然，这些仅为实例且不旨在进行限制。例如，以下说明中将第一特征形成在第二特征之上或第二特征上可包括其中第一特征与第二特征被形成为直接接触的实施例，且也可包括其中第一特征与第二特征之间可形成有额外特征、从而使得所述第一特征与所述第二特征可能不直接接触的实施例。另外，本发明可能在各种实例中重复使用参考编号及/或字母。这种重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。

此外，为易于说明，本文中可能使用例如“在...下方(beneath)”、“在...下面(below)”、“下部的(lower)”、“上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所说明的一个元件或特征与另一(些)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的定向外还囊括装置在使用或操作中的不同定向。设备可具有其他定向(旋转90度或其他定向)，且本文中所用的空间相对性描述语可同样相应地进行解释。

本发明也可包括其他特征及工艺。举例来说，可包括测试结构，以帮助对三维(three dimensional，3D)封装或三维集成电路(three dimensional integratedcircuit，3DIC)装置进行验证测试。测试结构可例如包括测试接垫，所述测试接垫在重布线层中形成或在容许对3D封装或3DIC进行测试、容许使用探针及/或探针卡等的衬底上形成。可对中间结构以及最终结构执行验证测试。另外，本文中所公开的结构及方法可与包括对已知良好管芯进行中间验证的测试方法一起使用，以提高良率并降低成本。

对于本文中所提供的实施例，可在具体上下文中论述所述技术，即，在用于将封装结构与封装衬底或电路衬底结合在一起的加热工艺期间在封装衬底或电路衬底下方布置间隔件。通过间隔件的布置及布局设计，使电路衬底以与在加热工艺期间封装结构的翘曲对应的一个或多个曲率而弓曲、拱起或弯曲。这通过降低在封装与电路衬底或封装衬底之间出现冷接点或凸块桥接的可能性而实现更可靠的封装结构。在一些实施例中，可将间隔件定位在被包装在封装结构内的主要芯片下面的区中。在一些实施例中，可将间隔件定位在被包装在封装结构内的辅助芯片(tributary chip)下面的区中。间隔件可容许对封装与电路衬底之间的接点结合进行更好的控制且实现被结合的接点的优越可靠性。间隔件可控制电路衬底的翘曲水平与封装结构的翘曲水平相匹配，因此减少因热膨胀系数(coefficient of thermal expansion，CTE)失配所致的翘曲而造成的影响。在一些实施例中，有源管芯是由一个或多个管芯形成的堆叠(例如，逻辑管芯堆叠或存储器管芯堆叠)。在这些实施例中，间隔件的材料、量、尺寸及/或位置可并非仅限于各实施例中所提供的说明，只要间隔件可为封装衬底或电路衬底提供间隔及支撑即可。

封装工艺可包括使用衬底上晶片上芯片(Chip-on-Wafer-on-Substrate，CoWoS)封装处理来形成多芯片封装结构。其他实施例还可包括其他处理，其中包括集成扇出型(integrated fan-out，InFO)封装处理。本文中所述的实施例旨在提供实例以使得能够制作或使用本发明的主题，且所属领域中的普通技术人员将容易理解可在保持处于不同实施例的预期范围内的同时作出的修改。以下各图中的相同参考编号及字符指代相同组件。虽然各方法实施例可被论述为是以特定次序来执行，然而其他方法实施例可以任何逻辑次序来执行。

图1至图10是根据本发明一些示例性实施例的封装结构的制造方法中的各种阶段的示意性剖视图。

在图1中，提供中介物200。在一些实施例中，中介物200包括衬底202、位于衬底202中的穿孔204及导电接垫206。在一些实施例中，衬底202可包括块状半导体衬底、绝缘体上硅(silicon on insulator，SOI)衬底或多层式半导体材料衬底。衬底202的半导体材料可为硅、锗、硅锗、碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、锑化铟、GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP或其组合。在一些实施例中，衬底202可为经掺杂或未经掺杂的。在一些实施例中，导电接垫206形成在中介物200的第一表面202a上。在一些实施例中，穿孔204形成在衬底202中且与导电接垫206连接。在一些实施例中，穿孔204以特定深度延伸到衬底202中。在一些实施例中，穿孔204是衬底穿孔。在一些实施例中，当衬底202是硅衬底时，穿孔204是硅穿孔。在一些实施例中，可通过在衬底202中形成孔或凹槽且然后以导电材料填充凹槽来形成穿孔204。在一些实施例中，可通过例如刻蚀、铣削、激光钻孔等来形成所述凹槽。在一些实施例中，可通过电化学镀覆工艺、化学气相沉积(chemical vapordeposition，CVD)、原子层沉积(atomic layer deposition，ALD)或物理气相沉积(physical vapor deposition，PVD)来形成导电材料，且所述导电材料可包括铜、钨、铝、银、金或其组合。在一些实施例中，与穿孔204连接的导电接垫206可被形成为在中介物200上形成的重布线层的导电部分。在一些实施例中，导电接垫206包括凸块下金属(underbump metallurgy，UBM)。

在某些实施例中，中介物200可进一步包括在衬底202中形成的有源装置或无源装置，例如晶体管、电容器、电阻器或二极管。

在图1中，设置有第一管芯12及第二管芯14。在一些实施例中，第一管芯12及第二管芯14是从晶片单体化出的单独的管芯。在一些实施例中，各第一管芯12包含相同的电路系统，例如装置及金属化图案，或者各第一管芯12是相同类型的管芯。在一些实施例中，各第二管芯14包含相同的电路系统，或者各第二管芯14是相同类型的管芯。在某些实施例中，第一管芯12与第二管芯14具有不同的电路系统或者为不同类型的管芯。在替代实施例中，第一管芯12与第二管芯12可具有相同的电路系统。

在一些实施例中，第一管芯12可为主要管芯，而第二管芯14为辅助管芯。从在切割道(scribe lane，SL)之间界定的封装单元PKU来看，主要管芯在中介物200上布置在封装单元PKU的中心位置中，而辅助管芯是与主要管芯并排地布置且间隔开。在一些实施例中，辅助管芯是在主要管芯的旁边且围绕或环绕主要管芯而布置。在一个实施例中，在每一个封装单元PKU中围绕一个主要管芯布置有四个或六个辅助管芯。在某些实施例中，第一管芯12具有比第二管芯14的表面积大的表面积。此外，在一些实施例中，第一管芯12与第二管芯14可为不同的尺寸，包括不同的表面积及/或不同的厚度。在一些实施例中，第一管芯12可为逻辑管芯，包括中央处理器(central processing unit，CPU)管芯、图形处理器(graphicsprocessing unit，GPU)管芯、系统芯片(system-on-a-chip，SoC)管芯、微控制器等。在一些实施例中，第一管芯12是功率管理管芯，例如功率管理集成电路(power managementintegrated circuit，PMIC)管芯。在一些实施例中，第二管芯14可为存储器管芯，包括动态随机存取存储器(dynamic random access memory，DRAM)管芯、静态随机存取存储器(static random access memory，SRAM)管芯或高带宽存储器(high bandwidth memory，HBM)管芯。在一些实施例中，第一管芯12包括本体120以及在本体120的有源表面121上形成的连接接垫122。在某些实施例中，连接接垫122可进一步包括用于将管芯12结合到其他结构的柱结构。在一些实施例中，第二管芯14包括本体140及在本体140的有源表面141上形成的连接接垫142。在其他实施例中，连接接垫142可进一步包括用于将管芯14结合到其他结构的柱结构。

在图1中，第一管芯12及第二管芯14例如通过倒装芯片结合而经由导电接点230贴合到中介物200的第一表面202a。通过回焊工艺，在连接接垫122、142与导电接垫206之间形成导电接点230，从而电性且实体地连接管芯12、14与中介物200。在某些实施例中，导电接点230是微凸块，例如具有铜金属柱的微凸块。在另一实施例中，导电接点230是焊料凸块或微凸块、无铅焊料凸块或微凸块，例如受控塌陷芯片连接(controlled collapse chipconnection，C4)凸块或微凸块。导电接点230通过连接接垫122、142及导电接垫206电连接第一管芯12及第二管芯14与中介物200的穿孔204。

在一些实施例中，管芯12、14与中介物200之间的结合可为焊料结合。在一些实施例中，管芯12、14与中介物200之间的结合可为直接金属间结合，例如铜间结合。在一些实施例中，可向管芯12、14与中介物200之间的间隙中环绕导电接点230而施配底部填充材料(图中未示出)。

在图2中，在中介物200之上形成覆盖第一管芯12及第二管芯14以及导电接点230的包封体240。在一些实施例中，包封体240可为模制化合物。在一些实施例中，包封体240包含环氧树脂，且可通过压缩模制或转移模制而形成。在一个实施例中，执行固化工艺，以使包封体240固化。在一些实施例中，第一管芯12及第二管芯14以及导电接点230由包封体240包封。在一些实施例中，可执行包括研磨或抛光的平面化工艺，以部分地移除包封体240，从而暴露出第一管芯12及第二管芯14的背侧表面12s、14s。因此，第一管芯12及第二管芯14的背侧表面12s、14s与包封体240的顶表面204a齐平。

在图3中，将图2所示结构倒置或翻转并放置在载体C上，使得载体C直接接触第一管芯12及第二管芯14的背侧表面12s、14s以及包封体240的顶表面204a。如图3中所示，在此处理阶段处，中介物200尚未被薄化且具有厚度T1。

在图4中，对中介物200执行薄化工艺，以将中介物200的衬底202部分地移除或薄化，直到暴露出穿孔204且形成中介物的第二表面202b为止。在一些实施例中，薄化工艺可包括背面研磨工艺、抛光工艺或刻蚀工艺。在一些实施例中，在薄化工艺之后，中介物200被薄化至厚度T2。在一些实施例中，厚度T2对厚度T1的比率介于约0.1至约0.5的范围内。

在图5中，在衬底202(中介物200)的第二表面202b上形成重布线结构300。在一些实施例中，重布线结构300与穿孔204电连接及/或将穿孔204与外部装置电连接。在某些实施例中，重布线结构300包括至少一个介电层302及位于介电层302中的金属化图案304。在一些实施例中，金属化图案304可包括接垫、通孔及/或迹线，以与穿孔204内连且进一步将穿孔204连接到一个或多个外部装置。虽然在图5及以下各图中示出一层的介电层，然而在重布线结构内可包含多于一个介电层。在一些实施例中，介电层302的材料包括氧化硅、氮化硅、碳化硅、氮氧化硅或低介电常数(low-K)介电材料(例如磷硅酸盐玻璃材料、氟硅酸盐玻璃材料、硼磷硅酸盐玻璃材料、SiOC、旋涂玻璃材料、旋涂聚合物或硅碳材料)。在一些实施例中，可通过旋转涂布或沉积(包括化学气相沉积(CVD)、等离子增强化学气相沉积(plasma enhanced chemical vapor deposition，PECVD)、高密度等离子化学气相沉积(high density plasma-chemical vapor deposition，HDP-CVD))等来形成介电层302。在一些实施例中，金属化图案304包括金属凸块下金属(UBM)。在一些实施例中，金属化图案304的形成可包括使用光刻技术以及一种或多种刻蚀工艺对介电层进行图案化并将金属性材料填充到经图案化介电层的开口中。可例如通过使用化学机械抛光工艺来移除介电层上的任何过多的导电材料。在一些实施例中，金属化图案304的材料包括铜、铝、钨、银及其组合。

在图6中，在金属化图案304上设置电连接件350，并将电连接件350电耦合到穿孔204。在一些实施例中，电连接件350被放置在重布线结构300的顶表面300s上且定位在金属化图案304上。在一些实施例中，电连接件350包括无铅焊料球、焊料球、球栅阵列(ballgrid array，BGA)球、凸块、C4凸块或微凸块。在一些实施例中，电连接件350可包含例如焊料、铜、铝、金、镍、银、钯、锡或其组合等导电材料。在一些实施例中，通过以下操作来形成电连接件350：通过例如蒸镀、电镀、印刷或焊料转移在重布线结构300上形成焊料膏，且然后将所述焊料膏回焊成所需凸块形状。在一些实施例中，通过植球等将电连接件350放置在重布线结构300上。在其他实施例中，通过以下操作来形成电连接件350：通过溅镀、印刷、无电镀覆或电镀或者化学气相沉积形成无焊料金属柱(例如铜柱)，且然后通过在所述金属柱上进行镀覆来形成无铅顶盖层。

电连接件350可用于结合到外部装置或额外电组件。在一些实施例中，电连接件350用于结合到电路衬底、半导体衬底或封装衬底。

在图7中，执行单体化工艺，以围绕封装单元PKU沿着切割道SL将图6所示封装结构切割成多个封装70。每一封装70包括至少一个第一管芯12、多于一个第二管芯14、环绕第一管芯12及第二管芯14的包封体240、导电接点230、穿孔204、包括介电层302及金属化图案304的重布线结构300(在图7中，被切割后的重布线结构也被称为重布线结构)以及设置在重布线结构300的表面300s上的电连接件350。在一些实施例中，单体化工艺可包括锯切工艺(sawing process)或切分工艺(dicing process)。

在单体化工艺之后，将封装70从载体C拆下，且移除载体C。在后续工艺中，可将封装70翻转并进一步安装在电路衬底或封装衬底上。

在图8中，将上面具有安装部802的电路衬底80设置到安装在平台PT上的衬底夹具SF。在一些实施例中，衬底夹具SF可为具有多于一个夹具单元SFU的板式夹具(如在图16中所见)。在一些实施例中，可将电路衬底80放置到衬底夹具SF上并装配到一个夹具单元SFU中。在一些实施例中，电路衬底80可包括增层衬底(build-up substrate)、积层衬底(laminate substrate)、电路板(例如印刷电路板(printed circuit board，PCB))等。在一些实施例中，安装部802可包含在电路衬底的接垫上形成的预焊料(pre-solder)。另外，电路衬底80可在其中进一步包括电触点或其他电组件。另外，提供至少一个封装70。在图8中，封装70被设置成使其底表面70BS面向电路衬底80。在图8中，虽然示出了一个封装70及一个电路衬底80，然而可使用多个封装及多个电路衬底。在一些实施例中，封装70(及管芯12、14)可在回焊工艺之前变得稍微翘曲，但如图8所示(即，在回焊工艺之前)封装70的翘曲程度小于当经受回焊工艺时封装70的翘曲程度(参见图9)。在一些实施例中，在将封装70设置到电路衬底80上之前且在将电路衬底80放置到衬底夹具SF上之前，执行衬底垫补工艺(substrate padding process)，以调整电路衬底80的几何形状、拓扑轮廓或曲率。在衬底垫补工艺期间，可在衬底夹具SF的夹具单元SFU上放置一个或多个间隔件85。在将电路衬底80放置到衬底夹具SF上之后，间隔件85位于电路衬底80下方且位于电路衬底80与衬底夹具SF之间，以在电路衬底80与衬底夹具SF之间形成至少一空间或间隙G。在一些其他实施例中，可在将电路衬底80放置到衬底夹具SF上之后在电路衬底80与衬底夹具SF之间***间隔件85。通过执行衬底垫补工艺，间隔件85提升电路衬底80的特定部分的垂直位置，且将实质上平整的电路衬底(相对于平台PT的安装表面为实质上平坦或平整的)改变成弯曲的电路衬底80。也就是说，电路衬底80是翘曲的电路衬底。在一些实施例中，翘曲的电路衬底具有弯曲表面CV1，且弯曲表面CV1上的安装部是沿着弯曲表面CV1布置。从图8的剖视图(作为切穿弯曲表面的法向平面而截取的横截面)，看到弯曲表面CV1的曲线C1(示出为虚线)，且弯曲表面CV1的此种曲线的曲率可被表达为曲率半径。在一些实施例中，弯曲表面CV1(即，电路衬底80的弯折部分或翘曲)可被表达为法向截面中各曲率的组合。在一些实施例中，翘曲的电路衬底80的弯曲表面CV1(翘曲)被表达为相对于基准平面(SFU的安装平面)从变形平面测得的偏离距离。在图8中，间隔件85布置在夹具单元SFU的中心位置处，且电路衬底80通过间隔件85的垫补而弓曲并变为凸形(所谓的哭泣形状)。在一个实施例中，由于将一个电路衬底装配到一个夹具单元，因此布置在夹具单元的中心位置处的间隔件也位于电路衬底的中心位置处。

在图9中，将封装70放置在电路衬底80上，且执行回焊工艺RFL。在一些实施例中，将封装70拾取并放置在电路衬底80的顶表面之上，且将封装70的底表面70BS上的电连接件350对准电路衬底80的安装部802并设置在安装部802上。回焊工艺是作为用于封装70与电路衬底80的结合工艺的一部分而执行，以将电连接件350结合到安装部802。在一些实施例中，回焊工艺包括在回焊温度下对电连接件350及安装部802执行加热工艺，使得电连接件350变成熔融状态或半熔融状态以与电路衬底80的安装部802成为一体并结合在一起。电连接件350的回焊温度需要高于电连接件350的熔点。在一个实施例中，电连接件是C4凸块，回焊温度介于210摄氏度至250摄氏度的范围内。在一个实施例中，电连接件是焊料球或无铅焊料球，回焊温度介于200摄氏度至260摄氏度的范围内。

在一些实施例中，封装70具有第一管芯12及围绕第一管芯12的第二管芯14。在回焊工艺期间，在热冲击下，封装70(及管芯12、14)由于CTE失配而变得翘曲，且封装70的翘曲与为电路衬底80预先安排的翘曲重合。在一些实施例中，翘曲的封装70的几何形状与翘曲的电路衬底80的几何形状对应且相符。在一些实施例中，封装70弓曲且变为凸形(哭泣形状)。在一些实施例中，由于封装70变得翘曲，因此封装70的上面具有电连接件的底表面70BS变为弯曲表面CV2且电连接件350沿着弯曲表面CV2布置。从图9的剖视图(作为切穿弯曲表面的法向平面而截取的横截面)，看到弯曲表面CV2的曲线C2(示出为虚线)，且弯曲表面CV1的此种曲线的曲率可被表达为曲率半径。在一些实施例中，曲线C1的曲率与曲线C2的曲率是实质上相同的，且曲线C1与曲线C2是相同类型的平行的曲线。在一些实施例中，弯曲表面CV1平行于弯曲表面CV2。也就是说，电路衬底80的弯曲表面CV1与封装70的弯曲表面CV2彼此平行且以其之间的恒定间隔(距离)而间隔开。因此，电连接件350可与对应的安装部802精确地对准并结合在一起。在结合工艺之后，可在接点380中形成金属间化合物(图中未示出)。

在一些实施例中，位于夹具单元SFU上的间隔件85在与封装70的第一管芯12的位置对应的位置处位于电路衬底80下方。在一个实施例中，沿着垂直方向(在图9中，为竖直方向)，间隔件的位置在第一管芯12的位置正下方。

通过因放置在下方的间隔件85而弯折或弓曲的被预先安排成翘曲的电路衬底，封装70的电连接件350在回焊期间完全接触电路衬底80的安装部802，且冷接点或凸块桥接的问题可显著得到解决。因此，接点的连接可靠性大幅改善，且生产良率大大提高。

与在不执行衬底垫补工艺(在回焊期间不使用间隔件)的情况下生产的封装总成的良率相比，使用衬底垫补工艺所生产的封装总成的良率大大提高，其中可靠性鉴定的通过率达到90％或甚至99％。

在图10中，在回焊工艺之后，在封装70与电路衬底80之间形成接点380。电连接件350与对应的安装部802被回焊(图9)并结合在一起以形成接点380。在一些实施例中，接点380与封装70及电路衬底80实体连接，且将封装70与电路衬底80电连接在一起。在回焊工艺之后，拆下并移除板式夹具SF及放置在板式夹具SF上的间隔件85。在一些实施例中，经组装结构90是实质上平整或平坦的结构，其包括电路衬底80、与电路衬底80连接的封装70及位于电路衬底80与封装70之间的接点380。也就是说，在未由回焊工艺造成热应力且不存在间隔件85的情况下，封装70及电路衬底80不翘曲，且被稳定接合的经组装结构90变成无翘曲的或实质上平坦的结构。可执行底部填充工艺，以在封装70与电路衬底80之间且环绕接点380施配底部填充材料390。底部填充材料可为聚合物、环氧树脂材料、模制底部填料等。

在各实施例中，通过执行衬底垫补工艺，在很大程度上缓解了热应力诱发的翘曲的复杂问题，且接点的连接可靠性显著改善。因此，生产良率及生产效率均提高。在垫补工艺中所使用的间隔件最终会被移除且可被重新使用或循环。由于垫补工艺与现有的制造工艺兼容，因此需要很少或不需要额外的设备。

图11是说明根据本发明实施例被设置到平台上并被进行回焊的封装及电路衬底的示意性剖视图。

在图11中，通过衬底垫补工艺将两个间隔件85A布置在衬底夹具SF的夹具单元SFU上。在将电路衬底80A放置到衬底夹具SF上之后，间隔件85A位于电路衬底80A下方且位于电路衬底80A与衬底夹具单元SFU之间，从而在电路衬底80A与衬底夹具单元SFU之间形成间隙G。间隔件85A提升电路衬底80A的特定部分的垂直位置。在一些实施例中，翘曲的电路衬底80A具有变形表面CV3。在一些实施例中，电路衬底80A的翘曲可被表达为相对于基准平面(SFU的安装平面)从变形表面测得的偏离距离。在某些实施例中，从图11的剖视图(作为切穿变形表面CV3的法向平面而截取的横截面)，示出变形表面CV3的至少两条曲线C3、C4(示出为虚线)，且这些曲线C3、C4的曲率可被表达为曲率半径。在图11中，所述两个间隔件85A布置在封装70A的主要管芯MD下面且位于主要管芯MD的两侧下方，并且电路衬底80A通过间隔件85A的垫补而弓曲且翘曲成M形状。在某些实施例中，沿着图11中的竖直方向(厚度方向)，所述两个间隔件85A的位置位于主要管芯MD的位置正下方，且所述两个间隔件85A的外侧与主要管芯MD的相对两侧实质上对准。也就是说，下方的间隔件85A位于封装70A的主要管芯MD的跨度内。

在一些实施例中，间隔件可布置在封装的主要管芯的位置或跨度下方。在替代实施例中，间隔件可布置在封装的辅助管芯的位置或跨度下方。视在接点的结合工艺期间上方封装的翘曲行为而定，可相应地调整布置在电路衬底之下的间隔件，以确保电路衬底的翘曲水平对应于封装的翘曲水平。

在图11中，将封装70A放置在电路衬底80A上，且执行回焊工艺RFL。在一些实施例中，封装70A是CoWoS封装，其具有尺寸较大的主要管芯MD及围绕主要管芯MD布置的若干小的辅助管芯TD。在回焊工艺期间，在热冲击下，封装70A由于CTE失配而变得翘曲，且封装70A的翘曲与为电路衬底80A预先安排的翘曲匹配且一致。在一个实施例中，封装70A是具有M形横截面的翘曲结构(M形结构)，其具有变形表面CV4。在一些实施例中，翘曲的封装70A的几何形状与翘曲的电路衬底80A的几何形状对应且相符。从图11的剖视图(作为切穿变形表面CV4的法向平面而截取的横截面)，示出变形表面CV4的至少两条曲线C5、C6(示出为虚线)，且变形表面CV4的这些曲线的曲率可被表达为曲率半径。在一些实施例中，曲线C3的曲率与曲线C5的曲率是实质上相同的，且曲线C3与曲线C5是相同类型的平行的曲线。在一些实施例中，曲线C4的曲率与曲线C6的曲率是实质上相同的，且曲线C4与曲线C6是相同类型的平行的曲线。在一些实施例中，电路衬底80A的变形表面CV3与封装70A的变形表面CV4彼此共形、实质上平行且以其之间的恒定间隔而间隔开。因此，电连接件350A可与对应的安装部802A精确地对准且结合在一起。

在各实施例中，变形表面可包括一个或多个弯曲表面、平坦表面及/或其组合。在某些实施例中，弯曲表面可包括椭圆抛物面、抛物柱面、双曲线抛物面或其组合。

图17是说明根据本发明实施例被设置到平台上并被进行回焊的封装及电路衬底的示意性剖视图。

在图17中，将封装170放置在被预先安排成翘曲的电路衬底180上，且执行回焊工艺RFL。在一些实施例中，封装170是具有一个或多个管芯DD的集成扇出型(InFO)封装。在一些实施例中，通过对间隔件185的布置及衬底垫补工艺来提供被预先安排成翘曲的电路衬底180。在回焊工艺期间，在热冲击下，封装170由于CTE失配而变得翘曲，且封装170的翘曲与为电路衬底180预先安排的翘曲匹配且一致。在一些实施例中，翘曲的封装170的几何形状与翘曲的电路衬底180的几何形状对应且相符。在一些实施例中，封装170弓曲且变为凹形(微笑形状或U形)。在一些实施例中，由于封装170变得翘曲，因此封装170的上面具有电连接件750的底表面170BS变为弯曲表面CV7，且电连接件750沿着弯曲表面CV7布置。从图17的剖视图(作为切穿弯曲表面的法向平面而截取的横截面)，看到弯曲表面CV7的曲线C7(示出为虚线)。在图17中，翘曲的电路衬底180的弯曲表面CV8具有曲线C8。在一些实施例中，曲线的曲率可被表达为曲率半径。在一些实施例中，曲线C7的曲率与曲线C8的曲率是实质上相同的，且曲线C7与曲线C8是相同类型的平行的曲线。在一些实施例中，弯曲表面CV7平行于弯曲表面CV8。也就是说，电路衬底180的弯曲表面CV8与封装170的弯曲表面CV7彼此平行且以其之间的恒定间隔(距离)而间隔开。因此，电连接件750可与翘曲的电路衬底180的对应安装部802精确地对准并结合在一起。

对于衬底垫补工艺，布置在电路衬底之下的间隔件应以使电路衬底的翘曲水平与在回焊工艺期间封装的翘曲水平对应的方式来进行布置。使用翘曲评估过程来识别在高温下经受热处理(例如回焊工艺)的封装结构的翘曲水平。翘曲评估过程例如包括如下的若干步骤。依据模拟法测量并计算在高温(例如，回焊温度)下封装的翘曲表面的表面状况的信息，以确定在回焊期间在热应力下封装的翘曲水平。在某些实施例中，表面状况包括封装的翘曲表面的形貌或表面轮廓。可代替使用模拟法而执行实验法。基于为封装确定的翘曲水平，执行形状拟合步骤，以为对应的衬底确定适合的匹配的翘曲水平。形状拟合(或曲线拟合)步骤可包括数值计算及数字图像相关。为电路衬底确定的匹配的翘曲水平可用作为电路衬底预先安排的翘曲(水平)。理论上，经预先安排的翘曲水平与在高温下封装的实际翘曲水平相符。也就是说，衬底的翘曲表面的表面轮廓或几何形状与在高温下封装的翘曲表面的表面轮廓或几何形状相匹配。随后，基于为封装确定的翘曲，仔细地对间隔件的布置(包括在垫补工艺中使用的间隔件的布局、数目及尺寸)进行设计，以实现为电路衬底预先安排的翘曲。

在一些实施例中，封装是CoWoS封装。在热工艺下，CoWoS封装的翘曲可包括凸形翘曲(具有哭泣形状横截面的翘曲部分)。在其他实施例中，封装是InFO封装。在热工艺下，InFO封装的翘曲可包括凹形翘曲(具有微笑形状横截面的翘曲部分)。视安装在电路衬底上的封装的类型及设计而定，电路衬底的翘曲水平或翘曲可变成包括凸形翘曲、凹形翘曲或甚至其组合。

图12至图15是说明根据本发明实施例的间隔件的位置及尺寸的示意图。

在图12及图13中，中间部分是位于衬底夹具SF上的间隔件SP的示意性俯视图，而下部分是衬底夹具SF上的间隔件SP的示意性剖视图。图12的及图13的上部分示意性地说明封装PG内的主要管芯MD及辅助管芯TD的布置。

从图12的中间部分及下部分，在衬底夹具SF上的一个夹具单元SFU内布置有一个间隔件SP，且间隔件SP是具有长度L1、宽度W1及恒定厚度T3的条状块。从图13的中间部分及下部分，在衬底夹具SF上的一个夹具单元SFU内布置有两个间隔件SP，且每一间隔件SP是具有长度L2、宽度W2及恒定厚度T4的条状块。在一些实施例中，间隔件SP位于主要管芯MD下方，且间隔件SP的位置对应于主要管芯MD的位置。在一些实施例中，间隔件SP(到SFU的基准平面上)的垂直投影与上方封装PG的主要管芯MD(到SFU的基准平面上)的垂直投影部分地交叠。在一些实施例中，在图12中，间隔件SP(到SFU的基准平面上)的垂直投影与上方封装PG的主要管芯MD(到SFU的基准平面上)的垂直投影(示出为虚线矩形)完全交叠。在一些实施例中，在图13中，间隔件SP(到SFU的基准平面上)的垂直投影与上方封装PG的主要管芯MD(到SFU的基准平面上)的垂直投影(示出为虚线矩形)部分地交叠。在一些实施例中，间隔件的材料包括金属材料(例如铁、钢或铝)或者金属性材料(例如碳化钨)。在一些实施例中，间隔件的材料包括聚合物材料，例如聚酰亚胺、聚四氟乙烯、环氧树脂等。

在图14及图15中，上部分是位于衬底夹具SF上的间隔件SP的示意性俯视图，而下部分是衬底夹具SF上的间隔件SP的示意性俯视图。图14或图15所示的间隔件具有沿着不同的方向而变化的厚度。在图14中，在衬底夹具SF上的一个夹具单元SFU内布置有一个间隔件SP，且间隔件SP是矩形块，具有长度L3、宽度W3，且间隔件SP的厚度沿着宽度方向而变化，其中最小厚度T6在中心部分或内部分处且最大厚度T5在外边缘部分处。在图15中，间隔件SP是矩形块，具有长度L4、宽度W4，且间隔件SP的厚度沿着宽度方向而变化，其中最大厚度T7在中心部分或内部分处且在外边缘部分处递减至最小值。在一些实施例中，间隔件的厚度沿着伸展方向而连续地变化。在其他实施例中，间隔件的厚度沿着伸展方向而逐步地变化。应理解，间隔件的厚度可沿着长度方向或宽度方向或其两者而变化。还应理解，间隔件的尺寸、位置及布局可变化，以实现电路衬底的所需表面轮廓。

图16是说明根据本发明实施例的衬底夹具的示意性俯视图。参照图16，在一些实施例中，衬底夹具SF是具有以阵列形式布置的若干夹具单元SFU的板式夹具。在一些实施例中，为进行衬底垫补工艺，电路衬底80将被装配到一个夹具单元。夹具单元SFU的尺寸(表面积)实质上等于(或稍大于)电路衬底的尺寸(表面积)，以将电路衬底紧密地装配到夹具单元SFU中。在左下夹具单元中，放置有间隔件SP，以示出间隔件在夹具单元内且相对于随后放置在所述间隔件上的电路衬底的示例性位置。在图16中，以虚线示出随后放置的封装的尺寸及位置。

根据各实施例，本申请的封装工艺与目前的制造工艺高度兼容。另外，通过简单地执行衬底垫补工艺，为结合工艺实现了更大的工艺窗，且封装的连接可靠性大幅改善，因此解决了可靠性鉴定通过率不良以及生产良率低的问题。此外，本申请的封装结构具有可靠的接点连接以及更高的生产良率。

根据本发明的一些实施例，提供一种结合工艺。将电路衬底设置在夹具上，且所述电路衬底具有安装表面及在所述安装表面上形成的安装部。执行衬底垫补工艺。将封装安装到所述电路衬底的所述安装表面上。所述封装具有底表面及在所述封装的所述底表面上形成的连接件。执行回焊工艺，并将所述封装的所述连接件结合到所述电路衬底的所述安装部。

根据本发明的一些实施例，执行衬底垫补工艺包括在所述电路衬底下方且在所述电路衬底与所述夹具之间放置间隔件，以使所述电路衬底弯折并使所述安装表面变成第一翘曲表面。

根据本发明的一些实施例，所述封装包括至少一个第一管芯及多个第二管芯，且放置间隔件包括在所述电路衬底下方与所述封装的所述至少一个第一管芯的位置对应的位置处放置至少一个间隔件。

根据本发明的一些实施例，所述至少一个间隔件的垂直投影与所述至少一个第一管芯的垂直投影部分地交叠。根据本发明的一些实施例，所述至少一个间隔件的垂直投影与所述至少一个第一管芯的垂直投影完全交叠。根据本发明的一些实施例，所述至少一个第一管芯包括至少一个逻辑管芯，且所述多个第二管芯包括存储器管芯。

根据本发明的一些实施例，放置间隔件包括在所述电路衬底下方且在所述夹具的中心位置处***厚度变化的一个间隔件以抬升所述电路衬底的部分。

根据本发明的一些实施例，执行所述回焊工艺会使所述封装的所述底表面变成第二翘曲表面，并且所述第一翘曲表面与所述第二翘曲表面彼此实质上平行且以恒定距离间隔开，所述连接件及所述安装部位于所述第一翘曲表面与所述第二翘曲表面之间。根据本发明的一些实施例，所述结合工艺进一步包括在将所述封装的所述连接件结合到所述电路衬底的所述安装部之后移除所述夹具及所述间隔件。

根据本发明的一些替代实施例，一种封装工艺包括以下步骤。提供具有第一管芯及第二管芯的封装。提供具有第一翘曲水平的电路衬底。将所述封装安装到所述电路衬底上且然后在高温下进行加热，以将所述封装结合到所述电路衬底。在所述高温下被加热的所述封装以第二翘曲水平而翘曲，且所述第一翘曲水平与所述第二翘曲水平实质上相符。

根据本发明的一些实施例，一种封装工艺包括以下步骤。提供具有第一管芯及第二管芯的封装，其中所述第一管芯与所述第二管芯是不同类型的管芯。执行翘曲评估过程。提供具有第一翘曲水平的电路衬底。将所述封装安装到所述电路衬底上。在高温下对所述封装进行加热并在所述高温下将所述封装结合到所述电路衬底，其中在所述高温下被加热的所述封装以第二翘曲水平而翘曲，且所述第一翘曲水平与所述第二翘曲水平实质上相符。

根据本发明的一些实施例，执行翘曲评估过程包括对高温下的所述封装执行模拟以测量并计算所述封装的面向所述电路衬底的翘曲表面的表面状况，从而确定在所述高温下所述封装的第三翘曲水平，所述第三翘曲水平与所述第一翘曲水平或所述第二翘曲水平实质上相符。

根据本发明的一些实施例，所述表面状况包括所述封装的所述翘曲表面的形貌。

根据本发明的一些实施例，提供具有第一翘曲水平的电路衬底包括将所述电路衬底设置到夹具并且在所述电路衬底与所述夹具之间且在所述电路衬底下方***间隔件，以形成所述电路衬底的用于安装所述封装的第一翘曲表面。

根据本发明的一些实施例，在所述高温下被加热的所述封装翘曲以形成面向所述电路衬底的第二翘曲表面，所述封装的所述第二翘曲表面的几何形状与所述电路衬底的所述第一翘曲表面的几何形状实质上相同。

根据本发明的一些实施例，一种制造方法包括以下步骤。提供夹具，且在所述夹具上设置至少一个间隔件。在所述至少一个间隔件上设置电路衬底，所述电路衬底位于所述夹具之上且覆盖所述至少一个间隔件。所述电路衬底具有安装表面及在所述安装表面上形成的安装部，且所述安装表面包括弯曲表面。将封装安装到所述电路衬底的所述安装表面上。所述封装具有下表面及在所述封装的所述下表面上形成的连接件。执行回焊工艺，并将所述封装的所述连接件结合到所述电路衬底的所述安装部。

根据本发明的一些实施例，所述封装包括至少一个第一管芯及多个第二管芯，且设置所述至少一个间隔件包括在安装所述封装之后在所述夹具上与所述封装的所述至少一个第一管芯的位置对应的位置处放置所述至少一个间隔件。

根据本发明的一些实施例，所述至少一个间隔件的垂直投影与所述至少一个第一管芯的垂直投影部分地交叠。根据本发明的一些实施例，所述至少一个间隔件的垂直投影与所述至少一个第一管芯的垂直投影完全交叠。

根据本发明的一些实施例，设置所述至少一个间隔件包括在所述电路衬底下方且在所述夹具的中心位置处***厚度变化的至少一个间隔件以抬升所述电路衬底的部分。

以上内容概述了若干实施例的特征以使所属领域中的技术人员可更好地理解本发明的各方面。所属领域中的技术人员应了解，他们可易于使用本发明作为基础来设计或修改其他工艺及结构以施行本文所介绍实施例的相同目的及/或实现本文所介绍实施例的相同优点。所属领域中的技术人员还应认识到，此种等效构造并不背离本发明的精神及范围，且在不背离本发明的精神及范围的条件下，他们可对本文作出各种改变、替代及变更。