阅读说明：本技术 控制电路及其应用的显示面板 (Control circuit and display panel applying same ) 是由 王添鸿 奚苏萍 于 2019-09-24 设计创作，主要内容包括：本申请提供一种控制电路及其应用的显示面板,所述控制电路,包括多级移位寄存器,每一移位寄存器包括：一第一开关,所述第一开关的一控制端用以接收一第一控制讯号,所述第一开关的一第一端用以接收所述第一控制讯号,所述第一开关的一第二端电性耦接一第一节点；一第二开关,所述第二开关的一控制端电性耦接所述第一节点,所述第二开关的一第一端用以接收一第一时钟讯号,所述第二开关的一第二端用以接收一第二控制讯号；以及一第三开关,所述第三开关的一控制端电性耦接一第二节点,所述第三开关的一第一端用以接收所述第二控制讯号,所述第三开关的一第二端电性连接一第一低预设电位。(The application provides a control circuit and display panel who uses thereof, control circuit includes multistage shift register, and each shift register includes: a first switch, a control terminal of the first switch being configured to receive a first control signal, a first terminal of the first switch being configured to receive the first control signal, and a second terminal of the first switch being electrically coupled to a first node; a second switch, a control terminal of the second switch being electrically coupled to the first node, a first terminal of the second switch being configured to receive a first clock signal, and a second terminal of the second switch being configured to receive a second control signal; and a third switch, a control end of the third switch is electrically coupled to a second node, a first end of the third switch is used for receiving the second control signal, and a second end of the third switch is electrically connected to a first low preset potential.)

控制电路及其应用的显示面板

技术领域

本申请涉及显示领域，特别涉及一种控制电路及其应用的显示面板。

背景技术

液晶显示器(Liquid Crystal Display,LCD)是利用液晶材料的特性来显示图像的一种平板显示装置，其相较于其他显示装置而言具有轻薄、低驱动电压及低功耗等优点。而目前平面液晶显示器驱动电路主要是由面板外连接IC来组成，但是此方法无法将产品的成本降低、也无法使面板更薄型化。

且液晶显示设备中通常具有栅极驱动电路、源极驱动电路和像素阵列。像素阵列中具有多个像素电路，每一个像素电路依据栅极驱动电路提供的扫描讯号开启和关闭，并依据源极驱动电路提供的数据讯号，显示数据画面。以栅极驱动电路来说，栅极驱动电路通常具有多级移位寄存器，并藉由一级移位寄存器传递至下一级移位寄存器的方式，来输出扫描讯号到像素阵列中，以依序地开启像素电路，使像素电路接收数据讯号。

因此在驱动电路的制程中，便直接将栅极驱动电路制作在阵列基板上，来取代由外连接IC制作的驱动芯片，此种被称为栅极阵列驱动(Gate On Array，GOA)技术的应用可直接做在面板周围，减少制作程序、降低产品成本且使面板更薄型化。

在传统GOA电路模块下，本申请提出新增一颗TFT器件即可有效补偿下拉维持单元中节点的电位，使得下拉维持模块更有效的进行下拉维持作用，特别是在高温情况下，能够有效的避免因节点电压不足导致的输出异常。

发明内容

为了解决上述技术问题，本申请的目的在于，提供一种控制电路，包括多级移位寄存器，每一移位寄存器包括：一第一开关，所述第一开关的一控制端用以接收一第一控制讯号，所述第一开关的一第一端用以接收所述第一控制讯号，所述第一开关的一第二端电性耦接一第一节点；一第二开关，所述第二开关的一控制端电性耦接所述第一节点，所述第二开关的一第一端用以接收一第一时钟讯号，所述第二开关的一第二端用以接收一第二控制讯号；以及一第三开关，所述第三开关的一控制端电性耦接一第二节点，所述第三开关的一第一端用以接收所述第二控制讯号，所述第三开关的一第二端电性连接一第一低预设电位。

本申请的目的及解决其技术问题是采用以下技术方案来实现的。

在本申请的一实施例中，更包括一第四开关，所述第四开关的一控制端用以接收一第三控制讯号，所述第四开关的一第一端电性耦接所述第一节点，所述第四开关的一第二端电性连接一第二低预设电位。

在本申请的一实施例中，更包括一第五开关，所述第五开关的一控制端电性耦接所述第二节点，所述第五开关的一第一端电性耦接所述第一节点，所述第五开关的一第二端电性连接所述第二低预设电位。

在本申请的一实施例中，更包括一第六开关，所述第六开关的一控制端用以接收所述第一时钟讯号，所述第六开关的一第一端用以接收所述第一时钟讯号，所述第六开关的一第二端电性耦接一第三节点。

在本申请的一实施例中，更包括一第七开关，所述第七开关的一控制端用以接收一输入讯号，所述第七开关的一第一端电性耦接所述第三节点，所述第七开关的一第二端电性连接所述第二低预设电位。

在本申请的一实施例中，更包括一第八开关，所述第八开关的一控制端电性耦接所述第三节点，所述第八开关的一第一端用以接收所述第一时钟讯号，所述第八开关的一第二端电性耦接所述第二节点。

在本申请的一实施例中，更包括一第九开关，所述第九开关的一控制端用以接收所述输入讯号，所述第九开关的一第一端电性耦接所述第二节点，所述第九开关的一第二端电性连接所述第二低预设电位。

在本申请的一实施例中，更包括一第十开关，所述第十开关的一控制端用以接收一第二时钟讯号，所述第十开关的一第一端用以接收所述第二时钟讯号，所述第十开关的一第二端电性耦接所述第三节点。

在本申请的一实施例中，更包括一储存电容，所述储存电容一端电性耦接所述第一节点，另一端电性用以接收所述第二控制讯号。

本申请的目的及解决其技术问题还可采用以下技术措施进一步实现。

本申请的另一目的为提供一种显示面板，包括：第一基板；以及第二基板，与该第一基板相对设置；还包括一种控制电路，包括多级移位寄存器，每一移位寄存器包括：一第一开关，所述第一开关的一控制端用以接收一第一控制讯号，所述第一开关的一第一端用以接收所述第一控制讯号，所述第一开关的一第二端电性耦接一第一节点；一第二开关，所述第二开关的一控制端电性耦接所述第一节点，所述第二开关的一第一端用以接收一第一时钟讯号，所述第二开关的一第二端用以接收一第二控制讯号；一第三开关，所述第三开关的一控制端电性耦接一第二节点，所述第三开关的一第一端用以接收所述第二控制讯号，所述第三开关的一第二端电性连接一第一低预设电位；一第四开关，所述第四开关的一控制端用以接收一第三控制讯号，所述第四开关的一第一端电性耦接所述第一节点，所述第四开关的一第二端电性连接一第二低预设电位；一第五开关，所述第五开关的一控制端电性耦接所述第二节点，所述第五开关的一第一端电性耦接所述第一节点，所述第五开关的一第二端电性连接所述第二低预设电位；一第六开关，所述第六开关的一控制端用以接收所述第一时钟讯号，所述第六开关的一第一端用以接收所述第一时钟讯号，所述第六开关的一第二端电性耦接一第三节点；一第七开关，所述第七开关的一控制端用以接收一输入讯号，所述第七开关的一第一端电性耦接所述第三节点，所述第七开关的一第二端电性连接所述第二低预设电位；一第八开关，所述第八开关的一控制端电性耦接所述第三节点，所述第八开关的一第一端用以接收所述第一时钟讯号，所述第八开关的一第二端电性耦接所述第二节点；一第九开关，所述第九开关的一控制端用以接收所述输入讯号，所述第九开关的一第一端电性耦接所述第二节点，所述第九开关的一第二端电性连接所述第二低预设电位；以及一第十开关，所述第十开关的一控制端用以接收一第二时钟讯号，所述第十开关的一第一端用以接收所述第二时钟讯号，所述第十开关的一第二端电性耦接所述第三节点。

本申请提出新增一颗TFT器件即可有效补偿下拉维持单元中节点的电位，使得下拉维持模块更有效的进行下拉维持作用，特别是在高温情况下，能够有效的避免因节点电压不足导致的输出异常。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面对实施例中所需要使用的附图作简单的介绍。下面描述中的附图仅为本申请的部分实施例，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获取其他的附图。

图1为本申请一实施例的控制电路示意图；

图2为本申请一实施例的控制电路波形输出示意图；

图3为现有技术在温度160度时的控制电路波形输出示意图；

图4为本申请一实施例在温度160度时的控制电路波形输出示意图。

具体实施方式

请参照附图中的图式，其中相同的组件符号代表相同的组件。以下的说明是基于所例示的本申请具体实施例，其不应被视为限制本申请未在此详述的其它具体实施例。

以下各实施例的说明是参考附加的图式，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。

在附图中，为了清晰起见，夸大了层、膜、面板、区域等的厚度。在附图中，为了理解和便于描述，夸大了一些层和区域的厚度。将理解的是，当例如层、膜、区域或基底的组件被称作“在”另一组件“上”时，所述组件可以直接在所述另一组件上，或者也可以存在中间组件。

附图和说明被认为在本质上是示出性的，而不是限制性的。在图中，结构相似的单元是以相同标号表示。另外，为了理解和便于描述，附图中示出的每个组件的尺寸和厚度是任意示出的，但是本申请不限于此。

另外，在说明书中，除非明确地描述为相反的，否则词语“包括”将被理解为意指包括所述组件，但是不排除任何其它组件。此外，在说明书中，“在......上”意指位于目标组件上方或者下方，而不意指必须位于基于重力方向的顶部上。

为更进一步阐述本申请为达成预定发明目的所采取的技术手段及功效，以下结合附图及具体的实施例，对依据本申请提出的一种控制电路及其应用的显示面板，其具体实施方式、结构、特征及其功效，详细说明如后。

图1为本申请一实施例的控制电路示意图,请参照图1,在本申请的一实施例中，一种控制电路100，包括多级移位寄存器，每一移位寄存器包括：一第一开关T1，所述第一开关T1的一控制端T1a用以接收一第一控制讯号Gn-2，所述第一开关T1的一第一端T1b用以接收所述第一控制讯号Gn-2，所述第一开关T1的一第二端T1c电性耦接一第一节点P1(n)；一第二开关T2，所述第二开关T2的一控制端T2a电性耦接所述第一节点P1(n)，所述第二开关T2的一第一端T2b用以接收一第一时钟讯号CKn，所述第二开关T2的一第二端T2c用以接收一第二控制讯号Gn；以及一第三开关T3，所述第三开关T3的一控制端T3a电性耦接一第二节点P2(n)，所述第三开关T3的一第一端T3b用以接收所述第二控制讯号Gn，所述第三开关T3的一第二端T3c电性连接一第一低预设电位VSS。

在本申请的一实施例中，更包括一第四开关T4，所述第四开关T4的一控制端T4a用以接收一第三控制讯号Gn+2，所述第四开关T4的一第一端T4b电性耦接所述第一节点P1(n)，所述第四开关T4的一第二端T4c电性连接一第二低预设电位VGL。

在本申请的一实施例中，更包括一第五开关T5，所述第五开关T5的一控制端T5a电性耦接所述第二节点P2(n)，所述第五开关T5的一第一端T5b电性耦接所述第一节点P1(n)，所述第五开关T5的一第二端T5c电性连接所述第二低预设电位VGL。

在本申请的一实施例中，更包括一第六开关T6，所述第六开关T6的一控制端T6a用以接收所述第一时钟讯号CKn，所述第六开关T6的一第一端T6b用以接收所述第一时钟讯号CKn，所述第六开关T6的一第二端T6c电性耦接一第三节点P3(n)。

在本申请的一实施例中，更包括一第七开关T7，所述第七开关T7的一控制端T7a用以接收一输入讯号Qn，所述第七开关T7的一第一端T7b电性耦接所述第三节点P3(n)，所述第七开关T7的一第二端T7c电性连接所述第二低预设电位VGL。

在本申请的一实施例中，更包括一第八开关T8，所述第八开关T8的一控制端T8a电性耦接所述第三节点P3(n)，所述第八开关T8的一第一端T8b用以接收所述第一时钟讯号CKn，所述第八开关T8的一第二端T8c电性耦接所述第二节点P2(n)。

在本申请的一实施例中，更包括一第九开关T9，所述第九开关T9的一控制端T9a用以接收所述输入讯号Qn，所述第九开关T9的一第一端T9b电性耦接所述第二节点P2(n)，所述第九开关T9的一第二端T9c电性连接所述第二低预设电位VGL。

在本申请的一实施例中，更包括一第十开关T10，所述第十开关T10的一控制端T10a用以接收一第二时钟讯号XCKn，所述第十开关T10的一第一端T10b用以接收所述第二时钟讯号XCKn，所述第十开关T10的一第二端T10c电性耦接所述第三节点P3(n)。

在本申请的一实施例中，更包括一储存电容110，所述储存电容110一端电性耦接所述第一节点P1(n)，另一端电性用以接收所述第二控制讯号Gn。

请参照图1,在本申请的一实施例中，一种显示面板10，包括：第一基板(图未示)；以及第二基板(图未示)，与该第一基板(图未示)相对设置：还包括一种控制电路100，包括多级移位寄存器，每一移位寄存器包括：一第一开关T1，所述第一开关T1的一控制端T1a用以接收一第一控制讯号Gn-2，所述第一开关T1的一第一端T1b用以接收所述第一控制讯号Gn-2，所述第一开关T1的一第二端T1c电性耦接一第一节点P1(n)；一第二开关T2，所述第二开关T2的一控制端T2a电性耦接所述第一节点P1(n)，所述第二开关T2的一第一端T2b用以接收一第一时钟讯号CKn，所述第二开关T2的一第二端T2c用以接收一第二控制讯号Gn；一第三开关T3，所述第三开关T3的一控制端T3a电性耦接一第二节点P2(n)，所述第三开关T3的一第一端T3b用以接收所述第二控制讯号Gn，所述第三开关T3的一第二端T3c电性连接一第一低预设电位VSS；一第四开关T4，所述第四开关T4的一控制端T4a用以接收一第三控制讯号Gn+2，所述第四开关T4的一第一端T4b电性耦接所述第一节点P1(n)，所述第四开关T4的一第二端T4c电性连接一第二低预设电位VGL；一第五开关T5，所述第五开关T5的一控制端T5a电性耦接所述第二节点P2(n)，所述第五开关T5的一第一端T5b电性耦接所述第一节点P1(n)，所述第五开关T5的一第二端T5c电性连接所述第二低预设电位VGL；一第六开关T6，所述第六开关T6的一控制端T6a用以接收所述第一时钟讯号CKn，所述第六开关T6的一第一端T6b用以接收所述第一时钟讯号CKn，所述第六开关T6的一第二端T6c电性耦接一第三节点P3(n)；一第七开关T7，所述第七开关T7的一控制端T7a用以接收一输入讯号Qn，所述第七开关T7的一第一端T7b电性耦接所述第三节点P3(n)，所述第七开关T7的一第二端T7c电性连接所述第二低预设电位VGL；一第八开关T8，所述第八开关T8的一控制端T8a电性耦接所述第三节点P3(n)，所述第八开关T8的一第一端T8b用以接收所述第一时钟讯号CKn，所述第八开关T8的一第二端T8c电性耦接所述第二节点P2(n)；一第九开关T9，所述第九开关T9的一控制端T9a用以接收所述输入讯号Qn，所述第九开关T9的一第一端T9b电性耦接所述第二节点P2(n)，所述第九开关T9的一第二端T9c电性连接所述第二低预设电位VGL；一第十开关T10，所述第十开关T10的一控制端T10a用以接收一第二时钟讯号XCKn，所述第十开关T10的一第一端T10b用以接收所述第二时钟讯号XCKn，所述第十开关T10的一第二端T10c电性耦接所述第三节点P3(n)；以及一储存电容110，所述储存电容110一端电性耦接所述第一节点P1(n)，另一端电性用以接收所述第二控制讯号Gn。

请参照图1,在本申请的一实施例中，在传统GOA电路中，在下拉单元模块(T3、T4、T5、T6、T7、T8、T9)新增一颗由XCKn控制的TFT，命名为T10。当CKn为低时，T6关闭，此时P3(n)、P2(n)节点悬空，当XCKn为高时，P3(n)为高，则T7打开，将P2(n)节点下拉至CKn的低电位(-15V)，此时T3、T5两颗TFT完全关闭。

图2为本申请一实施例的控制电路100波形输出示意图,请参照图1及图2,在本申请的一实施例中，新型GOA电路模块中，P3(n)、P2(n)节点的波形；在CKn为高时，其P3(n)节点高电位最高约为39V，P2(n)节点高电位约为28V，相比于传统电路而言，此时的电位能更有效的打开T8、T3、T5三颗TFT，使得Qn及Gn更有效的维持在VGL及VSS电位。

图3为现有技术在温度160度时的控制电路波形输出示意图。请参照图3，传统电路在高温(160℃)下，P3(n)及P2(n)节点电压均低于0V，使得Qn以及Gn无法有效下拉至VGL及VSS电位，导致GOA输出的Gate波形出现穆蒂脉冲(muti-pulse)情况，使得画面出现异常。

图4为本申请一实施例在温度160度时的控制电路波形输出示意图。请参照图1及图4，新型GOA电路在高温(160℃)下，P3(n)及P2(n)节点高电压约为28V，依旧可以有效的进行下拉维持作用。

本申请提出新增一颗TFT器件即可有效补偿下拉维持单元中节点的电位，使得下拉维持模块更有效的进行下拉维持作用，特别是在高温情况下，能够有效的避免因节点电压不足导致的输出异常。

以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。