阅读说明：本技术 增强型场效应晶体管 (Enhancement mode field effect transistor ) 是由 王元刚 冯志红 吕元杰 宋旭波 谭鑫 周幸叶 房玉龙 尹甲运 于 2019-09-20 设计创作，主要内容包括：本发明适用于半导体器件技术领域,公开了一种增强型场效应晶体管,增强型场效应晶体管自下而上依次包括衬底、沟道层、势垒层、钝化层和至少一层预设结构；预设结构自下而上依次包括绝缘介质层和场板；沟道层上分列有源电极和漏电极,势垒层上设有栅电极,钝化层位于源电极与栅电极之间以及栅电极与漏电极之间,绝缘介质层覆盖栅电极；在源电极和漏电极之间的沟道层中存在无载流子区和载流子区,在栅电极正下方以外的沟道层中存在无载流子区,且在栅电极正下方的沟道层中存在载流子区；在无载流子区的正上方具有场板。本发明提供的增强型场效应晶体管利用横向能带工程实现增强型器件,并利用场板结构能够提高击穿电压,提高器件的可靠性。(The invention is suitable for the technical field of semiconductor devices and discloses an enhanced field effect transistor which sequentially comprises a substrate, a channel layer, a barrier layer, a passivation layer and at least one layer of preset structure from bottom to top; the preset structure sequentially comprises an insulating medium layer and a field plate from bottom to top; the channel layer is provided with a source electrode and a drain electrode in a row, the barrier layer is provided with a gate electrode, the passivation layer is positioned between the source electrode and the gate electrode and between the gate electrode and the drain electrode, and the insulating medium layer covers the gate electrode; a carrier-free region and a carrier region are present in the channel layer between the source electrode and the drain electrode, a carrier-free region is present in the channel layer outside directly below the gate electrode, and a carrier region is present in the channel layer directly below the gate electrode; there is a field plate directly above the non-carrier region. The enhancement type field effect transistor provided by the invention realizes an enhancement type device by utilizing a transverse energy band engineering, and can improve the breakdown voltage and the reliability of the device by utilizing a field plate structure.)

增强型场效应晶体管

技术领域

本发明属于半导体器件技术领域，尤其涉及一种增强型场效应晶体管。

背景技术

场效应晶体管简称场效应管，具有输入电阻高、噪声小、功耗低、动态范围大、易于集成、没有二次击穿现象、安全工作区域宽等优点。场效应晶体管的其中一种工作模式为增强型。

目前，通常基于纵向能带工程实现增强型场效应晶体管，但是采用这种方式实现的增强型场效应晶体管的击穿电压较小，容易损坏，可靠性较差。

发明内容

有鉴于此，本发明实施例提供了一种增强型场效应晶体管，以解决现有技术实现的增强型场效应晶体管的击穿电压较小，容易损坏，可靠性较差的问题。

本发明实施例提供了一种增强型场效应晶体管，自下而上依次包括衬底、沟道层、势垒层、钝化层和至少一层预设结构；

所述预设结构自下而上依次包括绝缘介质层和场板；

所述沟道层上分列有源电极和漏电极，所述势垒层上设有栅电极，所述钝化层位于所述源电极与所述栅电极之间以及所述栅电极与所述漏电极之间，所述绝缘介质层覆盖所述栅电极；

在所述源电极和所述漏电极之间的沟道层中存在无载流子区和载流子区，在所述栅电极正下方以外的沟道层中存在所述无载流子区，且在所述栅电极正下方的沟道层中存在所述载流子区；

在所述无载流子区的正上方具有所述场板。

可选地，所述无载流子区不存在载流子，所述载流子区具有载流子；

所述载流子为体掺杂或者二维电子气或者二维空穴气或者二维材料。

可选地，所述场板全部位于所述绝缘介质层上，或，所述场板部分位于所述绝缘介质层上形成空气桥场板。

可选地，所述绝缘介质层的厚度大于或等于1nm，且所述绝缘介质层的厚度小于或等于10μm。

可选地，所述绝缘介质层的厚度大于或等于2nm，且所述绝缘介质层的厚度小于或等于20nm。

可选地，所述无载流子区的数量大于或等于1。

可选地，所述无载流子区的宽度大于或等于1nm，且所述无载流子区的宽度小于或等于10μm。

可选地，所述无载流子区的宽度大于或等于50nm，且所述无载流子区的宽度小于或等于800nm。

可选地，所述栅电极的数量大于或等于1。

可选地，增强型场效应晶体管还包括位于所述势垒层和所述钝化层之间的栅绝缘介质层；

至少一个栅电极下方具有所述栅绝缘介质层。

本发明实施例与现有技术相比存在的有益效果是：本发明实施例提供的增强型场效应晶体管，自下而上依次包括衬底、沟道层、势垒层、钝化层和至少一层预设结构；预设结构自下而上依次包括绝缘介质层和场板；沟道层上分列有源电极和漏电极，势垒层上设有栅电极，钝化层位于源电极与栅电极之间以及栅电极与漏电极之间，绝缘介质层覆盖栅电极；在源电极和漏电极之间的沟道层中存在无载流子区和载流子区，在栅电极正下方以外的沟道层中存在无载流子区，且在栅电极正下方的沟道层中存在载流子区；在无载流子区的正上方具有场板。本发明实施例提供的增强型场效应晶体管利用横向能带工程实现增强型器件，并利用场板结构能够提高击穿电压，提高器件的可靠性。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1是本发明一实施例提供的增强型场效应晶体管的结构示意图；

图2是本发明另一实施例提供的增强型场效应晶体管的结构示意图；

图3是本发明再一实施例提供的增强型场效应晶体管的结构示意图；

图4是本发明又一实施例提供的增强型场效应晶体管的结构示意图。

具体实施方式

以下描述中，为了说明而不是为了限定，提出了诸如特定系统结构、技术之类的具体细节，以便透彻理解本申请实施例。然而，本领域的技术人员应当清楚，在没有这些具体细节的其它实施例中也可以实现本申请。在其它情况中，省略对众所周知的系统、装置、电路以及方法的详细说明，以免不必要的细节妨碍本申请的描述。

为了说明本发明所述的技术方案，下面通过具体实施例来进行说明。

图1是本发明一实施例提供的增强型场效应晶体管的结构示意图，为了便于说明，仅示出了与本发明实施例相关的部分。本发明实施例提供的增强型场效应晶体管是基于III族氮化物材料制作而成的。

如图1所示，增强型场效应晶体管可以自下而上依次包括衬底10、沟道层20、势垒层30、钝化层40和至少一层预设结构50；

预设结构50自下而上依次包括绝缘介质层51和场板52；

沟道层20上分列有源电极60和漏电极70，势垒层30上设有栅电极80，钝化层40位于源电极60与栅电极80之间以及栅电极80与漏电极70之间，绝缘介质层51覆盖栅电极80；

在源电极60和漏电极70之间的沟道层20中存在无载流子区和载流子区，在栅电极80正下方以外的沟道层20中存在无载流子区，且在栅电极80正下方的沟道层20中存在载流子区；

在无载流子区的正上方具有场板52。

其中，衬底10可以为化合物半导体或者Si或者Ge或者二维材料或者绝缘体或者是上述多种材料的组合。衬底10也可以是其它可实现的材料，在此不做限制。

沟道层20可以为化合物半导体或者Si或者Ge或者二维材料或者上述多种材料的组合。沟道层20也可以是其它可实现的材料，在此不做限制。

势垒层30可以化合物半导体或者Si或者Ge或者二维材料或者上述多种材料的组合。势垒层30也可以是其它可实现的材料，在此不做限制。势垒层30可以位于源电极60和漏电极70之间。

在一个实施例中，如图1所示，衬底10为SiC；沟道层20为GaN；势垒层30为In_xAl_yGa_(1-x-y)N，其中，0≤x≤1，且0≤y≤1,且0＜x+y≤1。

在一个实施例中，如图2所示，衬底10为GaAs；沟道层20为GaAs；势垒层30为In_xGa_(1-x)As，其中，0≤x≤1，且势垒层30包含Si的高掺杂区，为沟道提供载流子。

在一个实施例中，如图3所示，衬底10为蓝宝石；沟道层20为石墨烯。

在一个实施例中，如图4所示，衬底10为Si；沟道层20为Si或者GaN。

图1所示的增强型场效应晶体管包含一层预设结构，包括第一层的绝缘介质层51和第一层的场板52，其中图1中的该场板为源场板；图2所示的增强型场效应晶体管包含两层预设结构，包含第一层的绝缘介质层51、第一层的场板52、第二层的绝缘介质层53和第二层的场板54，其中，图2中的该第一层的场板为浮空场板，该第二层的场板为源场板；图3所示的增强型场效应晶体管包含三层预设结构，包含第一层的绝缘介质层51、第一层的场板52、第二层的绝缘介质层53、第二层的场板54、第三层的绝缘介质层55和第三层的场板56，其中，图3中的该第一层的场板、该第二层的场板和该第三层的场板均为浮空场板。预设结构50可以位于源电极60和漏电极70之间。

增强型场效应晶体管还可以再包括多层预设结构。其中，每层的绝缘介质层的厚度可以相同，也可以不同。每层的场板的类型可以为源场板、浮空场板和漏场板中的任意一种，也可以是上述多种类型的组合。

需要说明的是，为了便于区分不同层的绝缘介质层和不同层的场板，不同层的绝缘介质层和不同层的场板均采用不同的编号，但是51、53和55均为绝缘介质层，52、54和56均为场板。

在源电极60和漏电极70之间的沟道层20中存在无载流子区(AB区域)和载流子区(CA区域和BD区域)。在栅电极80正下方的沟道层20中存在载流子区，也就是说，在栅电极80正下方对应的沟道层20存在载流子，可以是部分存在载流子，也可以是全部存在载流子。例如，图1中左侧的栅电极80正下方的沟道层20中全部存在载流子，即图1左侧的栅电极80正下方的沟道层20中为载流子区；图1中右侧的栅电极80正下方的沟道层20部分存在载流子，即图1中右侧的栅电极80正下方的沟道层20中既包括载流子区，又包括无载流子区。

在栅电极80正下方以外的沟道层20中存在无载流子区。也就是说，在栅电极80正下方的沟道层20中可能存在无载流子区，而在栅电极80正下方以外的沟道层20中，即图1中FD区域、CE区域以及两个栅电极80之间的沟道层，存在无载流子区。如图1中的无载流子区AB，部分位于栅电极80正下方的沟道层20中，部分位于栅电极80正下方以外的沟道层20中。另外，在无载流子区上方具有金属场板。

需要说明的是，图1、图2中的虚线只是为了确定E和F的位置而画出的，实际并不存在。

由上述描述可知，本发明实施例提供的增强型场效应晶体管利用横向能带工程实现增强型器件，并包含场板结构，在无载流子区上方具有金属场板，能够提高击穿电压，提高器件的可靠性。另外无载流子区势垒高度对器件阈值电压影响较小，能够增强阈值可控性，可以用于数字电路，提高速度以及降低能耗，器件开启和关断仅需控制无载流子区少量电子充放电，开关速度快，器件开启时，无载流子区宽度对阈值电压影响大，可实现阈值电压超宽区域可控。

在本发明的一个实施例中，无载流子区不存在载流子，载流子区具有载流子；

载流子为体掺杂或者二维电子气或者二维空穴气或者二维材料。

在本发明实施例中，无载流子区不存在沟道载流子21，载流子区存在沟道载流子21。沟道载流子21可以为电子或者空穴。沟道载流子21为体掺杂或者二维电子气或者二维空穴气或者二维材料。例如，图1和图2中的载流子21为二维电子气；图3中的载流子21为二维材料；图4中的载流子21为N型体掺杂。

在本发明的一个实施例中，场板全部位于绝缘介质层上，或，场板部分位于绝缘介质层上形成空气桥场板。

示例性地，图1、图2和图3中的场板全部位于绝缘介质层上，可以为源场板、漏场板或者浮空场板。图4中的场板52部分位于绝缘介质层51上，该场板52是空气桥场板。

其中，场板可以位于源电极60和漏电极70之间。

在本发明的一个实施例中，绝缘介质层的厚度大于或等于1nm，且绝缘介质层的厚度小于或等于10μm。

在本发明的一个实施例中，绝缘介质层的厚度大于或等于2nm，且绝缘介质层的厚度小于或等于20nm。

在本发明实施例中，绝缘介质层的厚度范围为1nm至10μm，优选地，绝缘介质层的厚度范围为2nm至20nm。每层绝缘介质层的厚度可以相同，也可以不相同。

可选地，绝缘介质层为SiN或者SiO₂或者Al₂O₃或者HfO₂或者其他绝缘介质或者上述材料的组合。

在本发明的一个实施例中，无载流子区的数量大于或等于1。

无载流子区可以为1个，也可以为2个，还可以为多个。图1至图4所示的无载流子区均为1个。无载流子区可以通过凹槽或氟等离子体处理或P型帽层等方法实现。

在本发明的一个实施例中，无载流子区的宽度大于或等于1nm，且无载流子区的宽度小于或等于10μm。

在本发明的一个实施例中，无载流子区的宽度大于或等于50nm，且无载流子区的宽度小于或等于800nm。

在本发明实施例中，无载流子区的宽度范围为1nm至10μm，优选地，无载流子区的宽度范围为50nm至800nm。每个无载流子区的宽度可以相同，也可以不同。

在本发明的一个实施例中，栅电极80的数量大于或等于1。

栅电极80的数量可以为1个，也可以为2个，还可以为多个。图1至图4所示的栅电极80的数量均为2个。

当栅电极80的数量大于1时，每个栅电极80的长度可以均相等，也可以均不相等，还可以部分相等，剩余部分不相等。其中，栅电极80的长度为栅电极80与在其下方的层的接触长度，如图1中为栅电极80与势垒层30的接触长度，图1所示的两个栅电极80的长度相等。

栅电极80的形貌包括直栅、T型栅、TT型栅、TTT型栅、V型栅、U型栅和Y型栅中的一种或多种。

当栅电极80为1个时，该栅电极80的形貌可以为直栅、T型栅、TT型栅、TTT型栅、V型栅、U型栅和Y型栅中的任意一种。当栅电极80的数量大于1时，每个栅电极80的形貌都可以为直栅、T型栅、TT型栅、TTT型栅、V型栅、U型栅和Y型栅中的任意一种，每个栅电极80的形貌可以均相同，也可以均不同，还可以部分相同，剩余部分不相同。图1至图4中，栅电极80均为直栅。

在本发明的一个实施例中，增强型场效应晶体管还包括位于势垒层30和钝化层40之间的栅绝缘介质层90；

至少一个栅电极80下方具有栅绝缘介质层90。

当栅电极80为1个时，该栅电极80下方可以有栅绝缘介质层90，也可以没有栅绝缘介质层90。当栅电极80的数量大于1时，每个栅电极80下方可以均具有栅绝缘介质层90，也可以均不具有栅绝缘介质层90，还可以部分具有栅绝缘介质层90，剩余部分不具有栅绝缘介质层90。图1所示的两个栅电极80下方均不具有栅绝缘介质层90，图2至图4所示的两个栅电极80下方均具有栅绝缘介质层90。

以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；例如，无载流子区由本发明实施例列举的以外方法形成，势垒层、沟道层和衬底材料为本发明实施例描述的以外材料，势垒层选用一种或多层复合材料等，沟道层材料选用多层复合材料、背势垒结构、多层缓冲层等结构，衬底选用SiC、Si、金刚石、蓝宝石、GaN等衬底，或者选用多层复合衬底，外延层直接外延到衬底上或者转移到其他衬底上，栅形貌选用本发明实施例列举的以外形状，绝缘介质为本发明未列举的介质类型，场板为多个环形金属，场板数量和形状改变等等，而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。