阅读说明：本技术 半导体器件及制造方法 (Semiconductor device and method of manufacturing the same ) 是由 裴风丽 于 2018-07-05 设计创作，主要内容包括：本申请实施例提供的半导体器件及制造方法。所述半导体器件包括：衬底；设置于所述衬底上的半导体层；设置于所述半导体层远离所述衬底一侧的隔离层；设置于隔离层上的源极和漏极,所述源极和漏极与所述隔离层欧姆接触；以及设置在所述隔离层上的栅极和至少一个接地或经过接地处理的接地浮栅。通过在源极与漏极之间设置至少一个接地或经过接地处理的接地浮栅,避免浮栅中的漏电流对浮栅产生的电场尖峰峰值的影响,从而使基于电场尖峰的电场积分增大,提高半导体器件的工作电压,从而提高半导体器件的整体可靠性。(The embodiment of the application provides a semiconductor device and a manufacturing method. The semiconductor device includes: a substrate; a semiconductor layer disposed on the substrate; the isolation layer is arranged on one side, away from the substrate, of the semiconductor layer; a source electrode and a drain electrode disposed on the isolation layer, the source electrode and the drain electrode being in ohmic contact with the isolation layer; and a gate electrode and at least one grounded floating gate disposed on the isolation layer and grounded or grounded. The influence of leakage current in the floating gate on an electric field peak value generated by the floating gate is avoided by arranging at least one grounded floating gate or grounded floating gate between the source electrode and the drain electrode, so that electric field integral based on the electric field peak is increased, the working voltage of the semiconductor device is improved, and the overall reliability of the semiconductor device is improved.)

半导体器件及制造方法

技术领域

本申请涉及半导体及半导体制造技术领域，具体而言，涉及一种半导体器件及制造方法。

背景技术

高电子迁移率晶体管(High Electron Mobility Transistor，HEMT)中的平面沟道场效应晶体管，如氮化镓高电子迁移率晶体管(GaNHEMT)和砷化镓高电子迁移率晶体管(GaAs HEMT)等器件，其包括源极(Source，S)、栅极(Gate，G)和漏极(Drain，D)，电场会聚集在栅极靠近漏极的边沿，形成一个电场尖峰。当栅极和漏极之间施加的电压逐步增加，并导致这个电场尖峰峰值处的电场高于半导体材料的临界电场时，器件就会被击穿而失效。同时，由于器件承受的击穿电压(承压)是栅极和漏极之间电场的积分，与均匀分布的电场相比较，器件位于栅极边沿的电场尖峰峰值越尖锐，器件承受的击穿电压就越小。

为了提高器件工作电压，几种常用的缓解栅极边沿的电场尖峰的方法包括：采用场板结构的栅极、在栅极和漏极之间添加浮栅等。开关器件经常使用在栅极和漏极之间添加浮栅的方法来提高工作电压。如图1所示，增加浮栅后，在栅极和漏极之间增加了几个电场尖峰，增加的电场尖峰扩大了栅极和漏极之间的电场积分，升高了器件的击穿电压。如果不使用浮栅，电场就只会在栅极边沿形成一个尖峰，其对应的能承受的最高电压就是如图1所示的灰色三角区域的面积，也就是电场的积分。但是，在采用浮栅结构的器件中，由于浮栅上存在漏电流，使得浮栅产生的电场尖峰峰值小于理论预期，见图1中虚线所示的电场强度分布。较低的电场峰值意味着其积分所得电压也小于理想情况下的计算。情况严重时，如图1所示，靠近漏极的几个浮栅根本起不到提高器件击穿电压的作用。

发明内容

有鉴于此，本申请的目的在于提供一种半导体器件，以及用于制造该半导体器件的方法，以解决上述问题。

第一方面，本申请实施例提供一种半导体器件，所述半导体器件包括：

衬底；

设置于所述衬底上的半导体层；

设置于所述半导体层远离所述衬底一侧的隔离层；

设置于隔离层上的源极和漏极，所述源极和漏极与所述隔离层欧姆接触；以及

设置在所述隔离层上的栅极和至少一个接地或经过接地处理的接地浮栅。

可选地，在本实施例中，所述接地浮栅的数量为多个，多个所述接地浮栅彼此分离设置。

可选地，在本实施例中，所述半导体器件还包括设置在所述隔离层远离衬底的一侧的第一介质层，所述接地浮栅为条形，多个所述接地浮栅间隔设置在所述第一介质层上。

可选地，在本实施例中，所述接地浮栅包括设置于所述隔离层上的第二介质层以及位于该第二介质层上的浮栅导体。

可选地，在本实施例中，所述接地浮栅为肖特基接地浮栅或绝缘接地浮栅。

可选地，在本实施例中，所述半导体器件还包括设置于所述栅极与所述隔离层之间的带负电荷的栅极浮栅，所述栅极浮栅与所述栅极之间设置有绝缘介质。

可选地，在本实施例中，所述绝缘接地浮栅与所述栅极浮栅的金属部分采用相同的金属材料制造而成。

可选地，在本实施例中，所述栅极与所述接地浮栅为叠层结构，所述隔离层上设置有第三介质层，所述第三介质层包裹或覆盖所述栅极与至少一个所述接地浮栅。

第二方面，本申请实施例还提供一种用于制造第一方面中半导体器件的制造方法，所述方法包括：

基于一衬底制作形成半导体层；

在所述半导体层远离所述衬底的一侧制作形成隔离层；

在所述隔离层远离所述衬底的一侧制作形成与所述隔离层欧姆接触的源极和漏极；

在所述隔离层远离所述半导体层的一侧制作栅极和至少一个接地或经过接地处理的接地浮栅。

可选地，在本实施例中，在所述隔离层远离所述半导体层的一侧制作栅极和至少一个接地或经过接地处理的接地浮栅，包括：

在所述隔离层上的所述源极与漏极之间的区域沉积一第二介质层；

在所述第二介质层远离所述隔离层的一侧上形成栅极导体和至少一个浮栅导体；

形成由所述栅极导体与第二介质层形成的栅极和由所述浮栅导体与第二介质层形成的浮栅；

将所述浮栅接地或接地处理得到接地浮栅。

可选地，在本实施例中，在所述隔离层远离所述半导体层的一侧制作栅极和至少一个接地或经过接地处理的接地浮栅之后，所述方法还包括：

在所述第二介质层被蚀刻掉的区域上沉积第三介质层，使所述第三介质层包裹或覆盖所述叠层栅极与至少一个所述叠层接地浮栅。

本申请实施例提供的半导体器件及其制造方法。所述半导体器件包括：衬底；设置于所述衬底上的半导体层；设置于所述半导体层远离所述衬底一侧的隔离层；设置于隔离层上的源极和漏极，所述源极和漏极与所述隔离层欧姆接触；以及设置在所述隔离层上的栅极和至少一个接地或经过接地处理的接地浮栅。通过在源极与漏极之间设置至少一个接地或经过接地处理的接地浮栅，避免浮栅中的漏电流对浮栅产生的电场尖峰峰值的影响，从而使基于电场尖峰的电场积分增大，提高半导体器件的工作电压，从而提高半导体器件的整体可靠性。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍。应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本现有技术中浮栅设计与电场强度之间的对应关系示意图；

图2-图6为本申请实施例提供的半导体器件的多种变形结构示意图；

图7为本申请实施例提供的半导体器件的制程流程图；

图8A-图8G为本请实施例提供的半导体器件的制程图。

图标：10-半导体器件；11-衬底；12-半导体层；13-隔离层；14-源极；15-漏极；16-栅极；161-栅极导体；17-接地浮栅；171-浮栅导体；18-栅极浮栅；19-第一介质层；20-第二介质层；21-第三介质层。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本发明的描述中，需要说明的是，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

请参照图2，图2示出了本申请实施例提供的半导体器件10的结构示意图。半导体器件10包括衬底11、半导体层12、隔离层13、源极14、漏极15、栅极16及接地浮栅17。

半导体层12形成于衬底11的上表面，隔离层13设置在所述半导体层12远离衬底11的一侧。源极14和漏极15设置在隔离层13远离所述衬底11一侧，且源极14和漏极15与隔离层13欧姆接触。栅极16和至少一个接地或经过接地处理的接地浮栅17设置在隔离层13远离衬底11的一侧。

在本实施例中，接地浮栅17相对于普通浮栅的区别在于接地浮栅17经过接地处理或直接接地，接地浮栅17中的漏电流远小于普通浮栅中的漏电流。从而使接地浮栅17产生的电场尖峰峰值较大，基于电场尖峰的电场积分较大，提高半导体器件10的工作电压。

请再次参照图2，在本实施例中，半导体层12采用GaN材料制造而成，隔离层采用AlGaN材料制造而成。由于半导体层12与隔离层具有不同带隙，半导体器件10还包括位于半导体层12与隔离层相交界的二维电子气层2DEG。

接下来对本实施例的可能实现方式进行介绍，可以理解地是，下述的描述仅仅是本申请中半导体器件10的可能实现方式，不应当理解为对本申请的限定，在本申请的其他实施例中还可以采用除下述实施方式之外的其他实现方式。

请再次参照图2，在本实施例的第一种实施方式中，接地浮栅17为肖特基浮栅，接地浮栅17的金属与隔离层13为肖特基接触。在此种情况下，在半导体器件10出厂前，需要对上述接地浮栅部分或全部做接地处理，具体地，可以通过金属导线将接地浮栅17的金属部分与地连接，以去除接地浮栅17上的自由电荷，此后将金属导线去除，接地浮栅17与外界没有电连接，接地浮栅17在电位上是浮空的，接地浮栅17与器件的各个电极彼此隔离没有电连接，同时在接地浮栅17为多个时，每个接地浮栅17之间相互彼此分离。在此种设置下，该接地浮栅17相对于普通浮栅的漏电流更小，可以提高半导体器件10的击穿电压。

请再次参照图2，在本实施例的第二种实施方式中，接地浮栅17的全部或部分直接接地，各接地浮栅彼此独立，相互之间没有物理连接，接地浮栅17与半导体器件10的各个电极之间也没有物理连接。此种接地浮栅17可以增加栅极16上的电场尖峰，大大提高半导体器件10的击穿电压。

请参照图3，图3给出半导体器件10为增强型开关器件的情形，在本实施例的第三种实施方式中，半导体器件10包括设置在栅极16与隔离层13之间的栅极浮栅18，其中，栅极浮栅18上带有负电荷。栅极浮栅18与栅极16之间设置有绝缘介质。在本实施方式中，可以在出厂前对该栅极浮栅18进行预充电。

在第三实施方式中，上述栅极浮栅18的材料可为半绝缘材料，可包括富氧多晶硅或富硅的氮化硅。采用上述材料的栅极浮栅18具备稳定的存储电子的能力，采用上述材料的栅极浮栅18可在常温下绝缘，方块电阻率在100G欧姆以上，在某特定条件下可导电，方块电阻率在100M欧姆以下。在半导体器件10出厂前对栅极浮栅18进行预充，预充时栅极浮栅18导电，使电子存储到栅极浮栅18中。此后，半导体器件10在工作过程中栅极浮栅18绝缘，使电子存储其中而***露，防止了栅极浮栅18漏电造成的半导体阈值漂移。另外，上述栅极浮栅18的材料也可为导体材料。

具体地，栅极浮栅18的材料为富氧多晶硅，在半导体器件10出厂前对栅极浮栅18进行预充(校准)时，将栅极浮栅18加热到200摄氏度，使得栅极浮栅18的材料由绝缘材料转变成为导电材料，通过电容充电的方式，使栅极浮栅18积累足够多且呈均匀分布的电子，降低栅极浮栅18电势，使半导体器件10得到正的开启电压，从而得到增强型开关器件。栅极浮栅18写入电子后，将温度降低到室温，使栅极浮栅18材料恢复到绝缘属性，将写入到栅极浮栅18的电子冻结在栅极浮栅18中，从而起到增强型开关器件初始阈值的作用。

在第三种实施方式中，同时采用接地浮栅17和栅极浮栅18可以大大提高开关器件的击穿电压。

请参照图4，在本实施例的第四种实施方式中，提供一种接地浮栅17为绝缘接地浮栅的情形，其中，绝缘接地浮栅是在上述实施方式中描述的接地浮栅17的基础上在接地浮栅17与隔离层13接触的地方增加绝缘介质，如此可以降低接地浮栅17中的漏电流，提高半导体器件10的击穿电压。

请参照图5，在本实施例的第五种实施方式中，在同一半导体器件10上可以采用不同类型的接地浮栅17，就比如，在半导体器件10上同时采用绝缘接地浮栅和肖特基接地浮栅。具体地，可以将绝缘接地浮栅设置在栅极附近，这样可以降低接地浮栅的漏电流，提高半导体器件的击穿电压。

请参照图6，在本实施例的第六种实施方式中，所述接地浮栅17可以为条形，在本实施方式中，半导体器件10还包括设置在隔离层13远离衬底11的一侧的第一介质层19，多个条形接地浮栅17设置在第一介质层19上，条形接地浮栅17之间彼此隔离设置。在本实施方式中，即使单个条形接地浮栅17漏电，也不会影响整体接地浮栅17的漏电，整体接地浮栅17的漏电还是较小，如此可以提高半导体器件10的击穿电压和可靠性。

在本实施例中，接地浮栅为双层结构，可以参照图8E，接地浮栅17包括设置于隔离层13上的第二介质层20和位于该第二介质层20上的浮栅导体171。

进一步地，在本实施例中，绝缘接地浮栅与栅极浮栅18的金属部分采用相同的金属材料制造而成。

上述实施例公开的半导体器件10，在源极14与漏极15之间设置至少一个接地或经过接地处理的接地浮栅17，避免浮栅中的漏电流对浮栅产生的电场尖峰峰值的影响，从而使基于电场尖峰的电场积分增大，提高半导体器件10的工作电压，和整体可靠性。

请参照图8G，在本实施例中，栅极16与接地浮栅17为叠层结构，隔离层13上设置有第三介质层21，所述第三介质层21包裹或覆盖栅极16与至少一个接地浮栅17。

请参照图7，本申请实施例还提供一种半导体器件10的制造方法，该制造方法用于制造上面实施例所述的半导体器件10，所述方法包括以下具体步骤：

步骤S710，请参照图8A，基于一衬底11制作形成半导体层12。

步骤S720，请参照图8B，在半导体层12远离衬底11的一侧制作形成隔离层13。

步骤S730，请参照图8C，在隔离层13远离衬底11的一侧形成与隔离层13欧姆接触的源极14和漏极15。

步骤S740，在隔离层13远离半导体层12的一侧制作栅极16和至少一个接地或经过接地处理的接地浮栅17。

在本实施例中，栅极16和接地浮栅17为叠层结构，步骤S740可以包括：

首先，请参照图8D，在隔离层13上的源极14与漏极15之间的区域沉积一第二介质层20。

接着，请参照图8E，在第二介质层20远离隔离层13的一侧上形成栅极导体161和至少一个浮栅导体171。

再接着，请参照图8F，将栅极导体161和至少一个浮栅导体171作为掩模，蚀刻第二介质层20，形成由栅极导体161与第二介质层20形成的栅极16和由浮栅导体171与第二介质层形成的浮栅。

在蚀刻第二介质层20之后，在所述第二介质层20被蚀刻掉的区域上沉积第三介质层30，使所述第三介质层30包裹或覆盖所述栅极16与至少一个浮栅。

将浮栅直接接地或对浮栅做接地处理，得到接地浮栅17。

在本实施例中，在步骤S740之后，所述方法还包括：

请参照图8G，在所述第二介质层20被蚀刻掉的区域上沉积第三介质层21，使所述第三介质层21包裹或覆盖所述栅极与至少一个所述接地浮栅。

本申请实施例提供的半导体器件及其制造方法。所述半导体器件包括：衬底；设置于所述衬底上的半导体层；设置于所述半导体层远离所述衬底一侧的隔离层；设置于隔离层上的源极和漏极，所述源极和漏极与所述隔离层欧姆接触；以及设置在所述隔离层上的栅极和至少一个接地或经过接地处理的接地浮栅。通过在源极与漏极之间设置至少一个接地或经过接地处理的接地浮栅，避免浮栅中的漏电流对浮栅产生的电场尖峰峰值的影响，从而使基于电场尖峰的电场积分增大，提高半导体器件的工作电压，从而提高半导体器件的整体可靠性。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。