阅读说明：本技术 一种基于晶体管的电阻结构及其制作方法 (Transistor-based resistor structure and manufacturing method thereof ) 是由 陈智广 吴淑芳 林伟铭 于 2019-08-23 设计创作，主要内容包括：本发明公开一种基于晶体管的电阻结构及其制作方法,其中方法包括如下步骤：在具有栅极金属、源极金属、漏极金属、第一层氮化物以及第一层金属连线的器件上沉积第二层氮化物；对源极金属、漏极金属位置的第二层氮化物进行蚀刻开口；沉积平坦化层,对源极金属、漏极金属位置的平坦化层进行蚀刻开口；沉积第二层金属,使得第二层金属连接源极第一层金属和漏极第一层金属。本技术方案具有如下优点：优点1：省去了现有制备高值电阻的工艺步骤,可有效降低制造成本,同时因工艺步骤减少可在一定程度上提高制程稳定性。优点2：制备出高值的电阻占用外延面积较小。(The invention discloses a transistor-based resistor structure and a manufacturing method thereof, wherein the method comprises the following steps: depositing a second layer of nitride on the device having the gate metal, the source metal, the drain metal, the first layer of nitride, and the first layer of metal lines; etching openings of the second layer of nitride at the positions of the source metal and the drain metal; depositing a planarization layer, and etching openings of the planarization layer at the positions of the source metal and the drain metal; and depositing a second layer of metal, so that the second layer of metal is connected with the source electrode first layer of metal and the drain electrode first layer of metal. The technical scheme has the following advantages: the method has the advantages that: the existing process step for preparing the high-value resistor is omitted, the manufacturing cost can be effectively reduced, and the process stability can be improved to a certain extent due to the reduction of the process step. The method has the advantages that: the prepared high-value resistor occupies a small epitaxial area.)

一种基于晶体管的电阻结构及其制作方法

技术领域

本发明涉及晶圆电阻制作领域，尤其涉及一种基于晶体管的电阻结构及其制作方法。

背景技术

pHEMT(赝调制掺杂异质结场效应晶体管)器件在射频领域具有广泛的应用，但有些情况下的应用，pHEMT需要搭配一高值电阻来匹配应用电路。基于pHEMT外延结构的前提下，目前高值电阻的制作方法一般有如下两种：第一：通过离子注入来减少特定区域外延结构载流子数量以达到大阻值的作用；第二，通过蚀刻的方式来改变电流在某一区域的传导路径以达到增大电阻的目的，通常一般为将导电能力优异的帽层蚀刻出一个凹槽，则传导载流子在器件表面(帽层)的传导路径被切断，迫使传导载流子在帽层下方阻值更高的半导体区域内传导。

上述方案具有如下缺点：缺点1、上述方法在实现高值电阻制备时，需要耗费外延结构面积较大，使得晶圆的器件集成度降低，同时增加的成本费用。缺点2、上述方法在实现高值电阻时，皆需要增加除pHENM器件制造以外的其他工艺步骤，增加了工艺成本费用。

发明内容

为此，需要提供一种基于晶体管的电阻结构及其制作方法，解决现有制作高值电阻工艺复杂、外延面积占用大的问题。

为实现上述目的，发明人提供了一种基于晶体管的电阻结构制作方法，包括如下步骤：

在具有栅极金属、源极金属、漏极金属、第一层氮化物以及第一层金属连线的器件上沉积第二层氮化物；

对源极金属、漏极金属位置的第二层氮化物进行蚀刻开口；

沉积平坦化层，对源极金属、漏极金属位置的平坦化层进行蚀刻开口；

沉积第二层金属，使得第二层金属连接源极第一层金属和漏极第一层金属。

进一步地，制作所述器件包括如下步骤：

在晶圆上沉积源极金属和漏极金属；

蚀刻去除栅极位置的帽层；

在栅极位置沉积栅极金属；

沉积第一层氮化物，在源极金属和漏极金属位置进行蚀刻开口；

在源极金属和漏极金属位置处的开口沉积第一层金属。

进一步地，还包括如下步骤：

沉积第三层氮化物。

进一步地，所述器件的数量为两个以上，所述沉积第二层金属，使得第二层金属连接源极第一层金属和漏极第一层金属包括步骤：

在其中一个器件的源漏极第一层金属位置沉积连接的第二层金属；

在其中另一个器件的源漏极第一层金属位置的沉积单独的第二层金属。

进一步地，所述晶体管为赝调制掺杂异质结场效应晶体管。

本发明提供一种基于晶体管的电阻结构，所述电阻结构由上述任意一项实施例的一种基于晶体管的电阻结构制作方法制得。

区别于现有技术，上述技术方案具有如下优点：优点1：省去了现有制备高值电阻的工艺步骤，可有效降低制造成本，同时因工艺步骤减少可在一定程度上提高制程稳定性。优点2：制备出高值的电阻占用外延面积较小。

附图说明

图1为本发明一实施例的外延结构示意图；

图2为本发明一实施例的源级/漏级金属沉积后示意图；

图3为本发明一实施例的栅极位置帽层蚀刻后的结构示意图；

图4为本发明一实施例的栅极金属沉积后的结构示意图；

图5为本发明一实施例的第一层氮化物沉积及蚀刻后的结构示意图；

图6为本发明一实施例的第一层金属连线制作后的结构示意图；

图7为本发明一实施例的第二层氮化物沉积后的结构示意图；

图8为本发明一实施例的第二层氮化物蚀刻后的结构示意图；

图9为本发明一实施例的平坦化层聚合物覆盖后的结构示意图；

图10为本发明一实施例的聚合物蚀刻后的结构示意图；

图11为本发明一实施例的第二层金属连线制作后的结构示意图；

图12为本发明一实施例的第三层氮化物沉积后的结构示意图；

图13为本发明一实施例的制得的器件的电特性图。

附图标记说明：

1、晶圆；

20、衬底，21、缓冲层，22、通道层，23、势垒层，24、帽层；

2、源极金属；

3、漏极金属；

4、栅极位置；

5、栅极金属；

6、第一层氮化物；

7、第一层金属，

8、第二层氮化物；

9、第二层氮化物开口；

10、平坦化层；

11、平坦化层开口；

12、第二层金属；

13、第三层氮化物。

具体实施方式

为详细说明技术方案的技术内容、构造特征、所实现目的及效果，以下结合具体实施例并配合附图详予说明。

请参阅图1到图13，本实施例提供一种基于晶体管的电阻结构制作方法，本发明主要的改进点在于在晶体管的制作过程中，可以同时制得电阻，主要通过第二层金属连接第一层金属实现电阻制作。其中，晶体管只要是具有源极、漏极和栅极金属的晶体管即可，如可以是pHEMT(赝调制掺杂异质结场效应晶体管)。

本实施例提供一个完整的工艺步骤，具体包括如下步骤：首先对晶圆进行清洗，去除晶圆表面异物，晶圆1的外延结构如图1所示，从下往上依次包括衬底20、缓冲层21、通道层22、势垒层23和帽层24。而后在晶圆上沉积源极金属2和漏极金属3，结构如图2所示。具体包括光阻涂布、源级/漏级图案定义、光阻显影、金属沉积、光阻去除、源漏极金属回火、晶圆清洗。而后蚀刻去除栅极位置4的帽层，结构如图3所示。具体工艺包括有光阻涂布、栅极光阻图案定义、光阻显影、帽层蚀刻。继续在栅极位置沉积栅极金属5，结构如图4所示。具体包括栅极金属沉积、光阻去除、晶圆清洗。沉积第一层氮化物6，氮化物如可以是氮化硅，在源极金属和漏极金属位置进行蚀刻开口，结构如图5所示。在源极金属和漏极金属位置处的开口沉积第一层金属7，结构如图6所示。上述工艺步骤即可以制得具有栅极金属、源极金属、漏极金属、第一层氮化物以及第一层金属连线的器件，即基础的晶体管器件。当然，上述实施例仅仅作为一个举例说明，并不限定这样的器件结构一定要由上述的步骤制得。

在上述器件的基础上继续沉积第二层氮化物8，结构如图7所示。对源极金属、漏极金属位置的第二层氮化物进行蚀刻开口9，结构如图8所示。沉积平坦化层10，结构如图9所示，对源极金属、漏极金属位置的平坦化层进行蚀刻开口11，结构如图10所示。沉积第二层金属12，使得第二层金属连接源极第一层金属和漏极第一层金属，结构如图11所示。具体包括：光阻涂布、光阻显影，使得源漏极第一层金属上方以及源漏极第一层金属之间上方的光阻被显影去除，而后沉积第二层金属，而后去除光阻和清洗。现有的晶体管制作工艺一般只显影去除源漏极第一层金属上方的光阻，而后只在源漏极第一层金属上方沉积第二层金属，即现有的工艺沉积的是单独的第二层金属，其第二层金属并不互相连接。进一步地，为了实现对器件的保护还包括如下步骤：沉积第三层氮化物13，结构如图12所示。

上述实施例制得的器件，借助第二层金属连线将源级/漏级电性连接，若此时在栅极增加反向偏置电压，则在器件击穿前，将呈现出大小随栅极电压改变而改变的高值电阻。其本质为借助栅极与肖特基层形成的肖特基接触，将晶体管器件转化为类似二极管的功效，从而可以有效的利用二极管在反向工作区内高阻值的特性。为了形成良好的肖特基接触，一般势垒层层选择用大能隙材料，典型的如AlGaAs，但不限于AlGaAs。

此外，本实施例重点在于利用晶体管结构制得肖特基二极管以利用其大电阻的特性，因而未对外延结构做说明。常见的缓冲层一般还会包含有超晶格缓冲层，通道层还会包含有上下Spacer层以及上下电子提供层，而势垒层材料亦可以是多种材料的组合。

利用本工艺所制备出的器件的电特性如图13所示，可知当栅极接反向偏置2V电压时，其阻值可达到最大，同时由图也可得，该器件的电阻阻值随栅极偏置电压的变化而变化，可根据使用者的需求灵活设置栅压而得到不同的数值的电阻，但需要提出的是，是使用该器件时应避免让该器件工作与击穿区而导致器件损坏。

本实施例提供的电阻结构可以单独制作，或者与晶体管同时制作，这样就会在制得晶体管结构的同时制得电阻，所述器件的数量为两个以上，所述沉积第二层金属，使得第二层金属连接源极第一层金属和漏极第一层金属包括步骤：在其中一个器件的源漏极第一层金属位置沉积连接的第二层金属，即制得上述的电阻结构；在其中另一个器件的源漏极第一层金属位置的沉积单独的第二层金属，即制得晶体管结构，这样在一次工艺中即可以制得晶体管和电阻结构，具体地，可以在第二层金属光阻显影的时候，对一个器件的源漏极第一层金属位置上方的光阻显影去除，对另一个器件的源漏极第一层金属位置上方以及源漏极第一层金属之间上方的光阻显影去除，这样在一次金属沉积后，就可以在一个器件上沉积单独的第二层金属和另一个器件上沉积连接的第二层金属，无需增加额外的工艺步骤。

本发明提供一种基于晶体管的电阻结构，所述电阻结构由上述任意一项实施例的一种基于晶体管的电阻结构制作方法制得。本发明制得的电阻占用外延面积较小，同时可以与现有晶体管工艺步骤结合，省去了现有制备高值电阻的工艺步骤，可有效降低制造成本，同时因工艺步骤减少可在一定程度上提高制程稳定性。

需要说明的是，尽管在本文中已经对上述各实施例进行了描述，但并非因此限制本发明的专利保护范围。因此，基于本发明的创新理念，对本文所述实施例进行的变更和修改，或利用本发明说明书及附图内容所作的等效结构或等效流程变换，直接或间接地将以上技术方案运用在其他相关的技术领域，均包括在本发明的专利保护范围之内。