一种氮化镓基场效应晶体管及其制备方法
阅读说明:本技术 一种氮化镓基场效应晶体管及其制备方法 (Gallium nitride-based field effect transistor and preparation method thereof ) 是由 于洪宇 曾凡明 汪青 林新鹏 周智辉 于 2019-11-19 设计创作,主要内容包括:本发明实施例公开了一种氮化镓基场效应晶体管及其制备方法,其中氮化镓基场效应晶体管结构包括:衬底、缓冲层、背势垒层、沟道层、势垒层、p型栅层和钝化层;与p型栅层接触的栅极,以及与势垒层接触的源极和漏极,其中,栅极位于第一区域,源极和漏极位于第二区域,p型栅层在第二区域的膜层中的p型掺杂剂未激活。显著改善了栅极刻蚀工艺,解决传统工艺中p型材料必须完全去除的问题,使得刻蚀的容错率更低,适合于大批量生产,这种技术方法增加了栅极刻蚀的工艺窗口宽度,不受刻蚀工艺精度限制,使得栅极刻蚀可控性高,重复性好。(The embodiment of the invention discloses a gallium nitride-based field effect transistor and a preparation method thereof, wherein the gallium nitride-based field effect transistor structure comprises: the device comprises a substrate, a buffer layer, a back barrier layer, a channel layer, a barrier layer, a p-type gate layer and a passivation layer; and a source and a drain in contact with the barrier layer, wherein the gate is located in the first region, the source and the drain are located in the second region, and the p-type dopant in the film layer of the p-type gate layer in the second region is not activated. The technical method increases the width of a process window of gate etching, is not limited by the precision of the etching process, and ensures high controllability and good repeatability of the gate etching.)
技术领域
本发明实施例涉及半导体器件技术领域,尤其涉及一种氮化镓基场效应晶体管及其制备方法。
背景技术
常规的氮化镓(GaN)基异质结晶体管一般是耗尽型的常开结构(D-Mode),而在电路设计中,人们更希望使用增强型的常关器件(E-Mode),因为采用这类器件的电路,掉电安全性高,保护电路简单。常规的实现增强型GaN基异质结晶体管的方式有很多种,例如槽栅结构,栅极底部氟离子注入,结合槽栅的金属绝缘层半导体栅极结构,p型栅结构,层叠结构等。其中,p型栅结构是比较常见的E-Mode结构,其结构简单,易于加工。常规实现p型栅的工艺方法是利用光刻、介质沉积、腐蚀以及等离子体干法刻蚀技术(Inductively CoupledPlasma,ICP),在栅极预制位置制作掩膜,再通过刻蚀的方法将栅极预制位置以外的区域的p型材料去掉,进而实现p型栅结构的E-Mode器件。
图1是现有技术中提供的一种氮化镓基场效应晶体管结构示意图,参考图1,包括衬底10,缓冲层20,背势垒层30,沟道层40,势垒层50,p型栅层60、钝化层70、栅极80、源极90以及漏极100。需要指出的是,常规的外延片在完成外延结构生长以后,会在氮气条件下高温退火以激活p型栅层中的p型掺杂剂,采用这种刻蚀工艺制作p型栅结构的E-Mode场效应晶体管尽管易于实现,但是也存在一些难以解决的问题。在p栅极的刻蚀中,需要调整非常高的p型栅层与势垒层刻蚀的选择比,以使得p型栅层全部去除后,刻蚀能够停止在势垒层50表面。势垒层50的过刻蚀会损伤势垒层,也会使得沟道层二维电子气浓度受到影响,降低器件特性;如果刻蚀在没有达到势垒层50之前停止,就会使得势垒层50顶部残留部分的p型栅层材料,进而导致沟道层内部分的二维电子气被耗尽,降低器件电流输出能力。p型栅层材料的残余也会导致栅极和漏极之间的漏电;尽管可以不断改善刻蚀条件,但刻蚀到达势垒层表面的时候,都会对这一层材料造成损伤,使得器件的静态和动态的工作特性变差。
发明内容
本发明实施例提供了一种氮化镓基场效应晶体管及其制备方法,降低工艺容错度,保证器件工作特性。
第一方面,本发明实施例提供了一种氮化镓基场效应晶体管,包括:
衬底、缓冲层、背势垒层、沟道层、势垒层、p型栅层和钝化层;
与所述p型栅层接触的栅极,以及贯穿所述p型栅层以及所述钝化层、并与所述势垒层接触的源极和漏极,其中,所述栅极位于第一区域,所述源极和所述漏极位于第二区域,所述p型栅层在所述第二区域的膜层中的p型掺杂剂未激活。
可选的,所述p型栅层在所述第一区域的膜层厚度大于所述第二区域的膜层厚度。
可选的,所述p型栅层在所述第二区域的膜层的厚度范围为2nm-300nm。
可选的,所述p型栅层的材料包括p-GaN、p-AlGaN中的至少一种。
第二方面,本发明实施例提供了一种氮化镓基场效应晶体管的制备方法,该方法包括:
提供外延片,所述外延片包括层叠的衬底、缓冲层、背势垒层、沟道层、势垒层和p型栅层;其中,所述p型栅层中的掺杂剂未经过激活;
于所述p型栅层表面形成栅极掩膜;
减薄所述p型栅层未被所述栅极掩模覆盖的部分;
去除所述栅极掩模;
在所述p型栅层上形成介质隔离层;
刻蚀所述介质隔离层露出部分所述p型栅层,所述p型栅层暴露出的区域为栅极位置区域;
对所述栅极位置区域的p型栅层中的掺杂剂进行选择性激活;
在所述p型栅层上形成钝化层;
形成栅极、源极和漏极;其中,在第一区域形成所述栅极,在第二区域形成所述源极和所述漏极;所述第一区域中,所述p型栅层的p型掺杂剂被激活,所述第二区域中,所述p型栅层的p型掺杂剂未激活。
可选的,所述于所述p型栅层表面形成栅极掩膜包括:
在所述p型栅层表面沉积一层栅极掩膜介质层;
在所述栅极掩膜介质层表面制作光刻胶掩膜;
刻蚀栅极掩膜介质层形成栅极位置的栅极掩膜,未被所述栅极掩膜覆盖的所述p型栅层漏出。
可选的,所述减薄所述p型栅层未被所述栅极掩模覆盖的部分,包括:
刻蚀所述p型栅层未被所述栅极掩模覆盖的部分,以使所述p型栅层未被所述栅极掩模覆盖的部分的厚度小于所述p型栅层被所述栅极掩模覆盖的部分的厚度。
可选的,所述在第一区域形成栅极包括:
通过光刻和刻蚀在所述第一区域中的所述栅极位置区域制作出栅极接触窗口,激活所述栅极接触窗口漏出的所述p型栅层;
在所述栅极接触窗口制作栅极,与所述接触窗口漏出的所述p型栅层接触。
可选的,在第二区域形成所述源极和所述漏极包括:
通过刻蚀在所述第二区域中的源极位置和漏极位置制作出欧姆接触窗口;所述欧姆接触窗口漏出所述势垒层的部分;
在所述源极位置和所述漏极位置蒸镀欧姆接触金属;
将所述源极位置和所述漏极位置上的所述欧姆接触金属以外的金属材料刻蚀掉,形成所述源极和所述漏极;
通过退火工艺对所述源极和所述漏极进行退火形成金属半导体欧姆接触。
可选的,所述在第二区域形成所述源极和所述漏极包括:
通过刻蚀在所述第二区域中的源极位置和漏极位置制作出欧姆接触窗口;所述欧姆接触窗口漏出所述势垒层的部分;
在所述介质隔离层上形成光刻胶层;
将所述源极位置和所述漏极位置的光刻胶去掉;
在所述源极位置和所述漏极位置蒸镀欧姆接触金属;
去除所述光刻胶层;
通过退火工艺对所述源极和所述漏极进行退火形成金属半导体欧姆接触。
本发明实施例提供了一种氮化镓基场效应晶体管及其制备方法,包括:层叠的衬底、缓冲层、背势垒层、沟道层、势垒层、p型栅层和钝化层;与所述p型栅层接触的栅极,以及贯穿所述p型栅层以及所述钝化层、并与所述势垒层接触的源极和漏极,其中,所述栅极位于第一区域,所述源极和所述漏极位于第二区域,所述p型栅层在所述第二区域的膜层中的p型掺杂剂未激活。其工艺重复性好、可控性高、沟道内部分的二维电子气不会被耗尽、对势垒层没有损伤并且可以避免栅极和漏极之间出现漏电现象。
附图说明
图1是现有技术中提供的一种氮化镓基场效应晶体管结构示意图
图2是本发明实施例一提供的一种氮化镓基场效应晶体管结构示意图;
图3是本发明实施例一提供的另一种氮化镓基场效应晶体管结构示意图;
图4A是本发明实施例二提供的一种氮化镓基场效应晶体管制备方法的流程图;
图4B-4J是本发明实施例二提供的一种氮化镓基场效应晶体管制备方法中各步骤结构剖面图;
图5是本发明实施例二提供的一种在第二区域形成源极和漏极方法的流程图;
图6是本发明实施例二提供的另一种在第二区域形成源极和漏极方法的流程图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是,此处所描述的具体实施例仅仅用于解释本发明,而非对本发明的限定。另外还需要说明的是,为了便于描述,附图中仅示出了与本发明相关的部分而非全部结构。
本发明实施例提供了一种氮化镓基场效应晶体管,参考图1,图1是本发明实施例一提供的一种氮化镓基场效应晶体管结构示意图,包括:
层叠的衬底10、缓冲层20、背势垒层30、沟道层40、势垒层50、p型栅层60和钝化层70;
与p型栅层60接触的栅极80,以及贯穿p型栅层60以及钝化层70、并与势垒层50接触的源极90和漏极100,其中,栅极80位于第一区域11,源极90和漏极100位于第二区域12,p型栅层60在所述第二区域12的膜层中的p型掺杂剂未激活。
具体的,氮化镓基场效应晶体管中的外延片从结构底部到顶部包括依次层叠衬底10、缓冲层20、背势垒层30、沟道层40、势垒层50、p型栅层60和钝化层70;其中,衬底层10可以采用Si衬底、蓝宝石衬底或GaN衬底;缓冲层20可以采用AlN/GaN的多层交替周期结构,实现应力释放;背势垒层30可以采用AlGaN势垒结构,其中Al的组分为5%-35%;沟道层40可以采用本证的GaN作为沟道层;势垒层50可以采用AlGaN材料,其中Al的组分可为5%-35%;p型栅层60采用p-GaN或p-AlGaN材料制作,其中p型掺杂剂可以选用Mg元素,掺杂的方式可以采用恒定组分掺杂、渐变掺杂、阶跃掺杂或δ掺杂等方式;钝化层70采用氮化硅材料制作;
与所p型栅层60接触的栅极80,以及贯穿p型栅层60以及钝化层70、并与势垒层50接触的源极90和漏极100,其中,栅极80位于第一区域11,源极90和漏极100位于第二区域12,p型栅层60在第二区域12的膜层中的p型掺杂剂未激活,在第一区域11的膜层中的p型掺杂剂被激活。
本发明实施例提供的氮化镓基场效应晶体管,相对于使传统工艺中必须将沟道顶部的p型材料去除的问题,改变为适当的保留p型材料(即保留第二区域的p型栅层),即便在第二区域设置有p型栅层,也会因为该区域中的p型栅层中的p型掺杂剂没有激活,会呈现高阻状态。现有技术中,首先将p栅层激活,在p栅极的刻蚀中,需要调整非常高的p型栅层与势垒层刻蚀的选择比,以使得p型栅层全部去除后,刻蚀能够停止在势垒层表面。势垒层的过刻蚀会损伤势垒层,也会使得沟道层二维电子气浓度受到影响,降低器件特性;如果刻蚀在没有达到势垒层之前停止,就会使得势垒层顶部残留部分的p型栅层材料,进而导致沟道层内部分的二维电子气被耗尽,降低器件电流输出能力。p型栅层材料的残余也会导致栅极和漏极之间的漏电。本发明实施例中第二区域设置p型栅层中的p型掺杂剂没有激活,会而呈现高阻状态,使源极、漏极和栅极之间处于阻断状态,不影响器件特性,并且刻蚀p型栅层形成栅极位置过程中不会对势垒层造成损伤,工艺容错度更低,不受刻蚀工艺精度限制,可控性高,重复性好,适合于量产。
可选的,p型栅层60在第一区域11的膜层厚度大于第二区域12的膜层厚度。
具体的,栅极80刻蚀工艺在刻蚀过程中,需要刻蚀掉第二区域12的p型栅层60,凸出第一区域11的p型栅层60,凸出第一区域11的p型栅层60用于为制作栅极80做准备,因此p型栅层60在第一区域11的膜层厚度大于第二区域12的膜层厚度。
可选的,p型栅层60在所述第二区域12的膜层的厚度范围为2nm-300nm。
具体的,在刻蚀过程中,一般保留了栅极80以外区域的p型栅层60的厚度大约为5nm。实际上,p型栅层60保留的厚度至少为2nm,最多的极限情况是不采用栅极刻蚀工艺,也就是p型栅极层60完全保留。p型栅层60的厚度一般在50-300nm之间,因此p型栅层60保留的厚度范围为2nm-300nm,第二区域12保留的厚度根据p型栅层60的原厚度决定。
可选的,p型栅层60的材料包括p-GaN、p-AlGaN中的至少一种。
具体的,p-GaN以及p-AlGaN在材料表面或异质界面形成极化电荷,进而产生高浓度的二维电子气,沟道到点特性优异。
可选的,参考图2,图2是本发明实施例一提供的另一种氮化镓基场效应晶体管结构示意图,还包括芯片隔离区域110。
本发明实施例提供了一种氮化镓基场效应晶体管,包括:层叠的衬底、缓冲层、背势垒层、沟道层、势垒层、p型栅层和钝化层;与p型栅层接触的栅极,以及贯穿p型栅层以及钝化层、并与势垒层接触的源极和漏极,其中,栅极位于第一区域,源极和漏极位于第二区域,p型栅层在所述第二区域的膜层中的p型掺杂剂未激活。采用选区激活的方式,使得只有栅极位置的p型掺杂剂激活,避免其他残余p型材料被激活影响器件特性,其工艺重复性好、可控性高、对势垒层没有损伤、工艺窗口宽并且非常适于器件的量产。
本发明实施例还提供了一种氮化镓基场效应晶体管的制备方法,参考图4A,图4A是本发明实施例二提供的一种氮化镓基场效应晶体管制备方法的流程图,结合图4B-4J,图4B-4J是本发明实施例二提供的一种氮化镓基场效应晶体管制备方法中各步骤的结构剖面图,该方法包括:
S10、提供外延片,外延片包括层叠的衬底、缓冲层、背势垒层、沟道层、势垒层和p型栅层;其中,p型栅层中的掺杂剂未经过激活。
具体的,参考图4B,于衬底10上依次形成缓冲层20、背势垒层30、沟道层40、势垒层50和未经过激活的p型栅层60,其中势垒层50与沟道层40之间可以增加一层AlN层以优化器件特性。其中,衬底层10可以采用Si衬底、蓝宝石衬底或GaN衬底;缓冲层20可以采用AlN/GaN的多层交替周期结构,实现应力释放;背势垒层30可以采用AlGaN势垒结构,其中Al的组分为5%-35%;沟道层40可以采用本证的GaN作为沟道层;势垒层50可以采用AlGaN材料,其中Al的组分可为5%-35%;p型栅层60采用p-GaN或p-AlGaN材料制作,其中p型掺杂剂可以选用Mg元素,掺杂的方式可以采用恒定组分掺杂、渐变掺杂、阶跃掺杂或δ掺杂等方式;钝化层70采用氮化硅材料制作
S20、于p型栅层表面形成栅极掩膜。
具体的,于p型栅层表面形成的栅极掩膜可以采用氧化硅、氮化硅或金属镍,栅极掩膜的生长可以采用等离子增强气相化学沉积、电子束蒸发或磁控溅射方式实现。
可选的,于p型栅层表面形成栅极掩膜包括:
在p型栅层表面沉积一层栅极掩膜介质层;
在栅极掩膜介质层表面制作光刻胶掩膜;
刻蚀栅极掩膜介质层形成栅极位置的栅极掩膜,未被栅极掩膜覆盖的p型栅层漏出。
示例性地,参考图4C,在p型栅层表面沉积一层栅极掩膜介质层61,栅极掩膜介质层61材料采用氧化硅,形成的厚度为300nm,沉积的方式是采用等离子增强化学气相沉积设备PECVD;在栅极掩膜介质层61表面制作光刻胶掩膜,参考图4D,通过干法刻蚀的方式刻蚀栅极掩膜介质层61制作出栅极位置的栅极掩膜62,其中,光刻胶可以采用常用的S1818、瑞红304或AZ5214光刻胶。
S30、减薄p型栅层未被栅极掩模覆盖的部分。
具体的,参考图4E,通过刻蚀的方法去掉部分第二区域12中的p型栅层60,以减薄p型栅层未被栅极掩模62覆盖的部分。
可选的,减薄p型栅层60未被栅极掩模62覆盖的部分,包括:
刻蚀p型栅层60未被栅极掩模62覆盖的部分,以使p型栅层60未被栅极掩模62覆盖部分的厚度小于p型栅层60被栅极掩模62覆盖部分的厚度,即第二区域12中p型栅层60的厚度小于第一区域11中的p型栅层60。
具体的,完成栅极掩膜62的制作以后,将外延片置入干法刻蚀机,开始刻蚀p型栅层60,没有被栅极掩膜62覆盖的部位逐渐被刻蚀减薄,而有栅极掩膜62的部位由于有掩膜的阻挡而完整保留下来,完成刻蚀,形成栅极位置。
S40、去除栅极掩模。
具体的,参考图4F,完成刻蚀以后形成栅极位置,通过湿法腐蚀的方式将栅极掩膜62清洗掉。
S50、在p型栅层上形成介质隔离层。
具体的,参考图4G,通过湿法腐蚀的方式将栅极掩膜62清洗掉后,在p型栅层60表面上沉积一层介质隔离层63,介质隔离层63可以采用各种耐高温的材料,例如氧化铝、氧化硅、氧化铪、氧化铟锡(ITO)和氧化镓材料,示例性地,采用原子层外延ALD设备生长的Al2O3薄膜形成介质隔离层63,厚度是200nm,生长时间大约60分钟。但是需要注意的是,材料生长过程中尽量避免反应物包含氢元素。此外,为避免氮气对p型掺杂剂进行选择性激活时产生影响,介质隔离层63不采用氮化物。
S60、刻蚀介质隔离层露出部分p型栅层,p型栅层暴露出的区域为栅极位置区域。
具体的,参考图4H,完成介质隔离层63的生长以后,通过光刻和干法刻蚀的方法,打开一个栅极顶部窗口,将一部分p型栅层60裸露出来。
S70、对栅极位置区域的p型栅层中的掺杂剂进行选择性激活。
具体的,将一部分p型栅层60裸露出来后将外延片置入退火炉,在氮气氛围下,700-850摄氏度的范围内退火10-30分钟,对栅极顶部窗口附近的p型栅层60进行退火,实现栅极掺杂剂的选择性激活。
S80、在p型栅层上形成钝化层。
具体的,参考图4I,完成对栅极位置的p型掺杂剂选择性激活后,将介质隔离层63去掉,在p型栅层60上形成钝化层70,示例性地,在p型栅层60上形成钝化层70的材料为氮化硅,起到绝缘的作用。
S90、形成栅极、源极和漏极;其中,在第一区域形成栅极,在第二区域形成源极和漏极,第一区域中,p型栅层的p型掺杂剂被激活,第二区域中,p型栅层的p型掺杂剂未激活。
具体的,参考图4J,将第一区预11的栅极位置上的钝化层70以及第二区域12中源极11和漏极12位置上的钝化层70去掉,在第一区预11的栅极位置上形成栅极金属以制作栅极80,在第二区域12中源极90和漏极100位置上分别形成欧姆金属以制作源极90和漏极100。其中,在第一区域11形成栅极80,p型栅层60在第一区域11的膜层中的p型掺杂剂被激活,在第二区域12形成源极90和漏极100,p型栅层60在第二区域12的膜层中的p型掺杂剂未激活。
可选的,在第一区域形成栅极包括:
S91、通过光刻和刻蚀在第一区域中的栅极位置区域制作出栅极接触窗口,激活栅极窗口漏出的p型栅层;
S92、制作栅极,栅极通过栅极接触窗口与漏出的p型栅层接触。
示例性地,在第一区域11形成栅极80,可以通过光刻技术结合湿法腐蚀或干法刻蚀的方法,将栅极位置区域中需要制作栅极80的位置上的钝化层70去除,制作出栅极接触窗口;并通过光刻和金属蒸镀的方法,在栅极位置上制作出栅极电极。栅极80与p型栅层60可以为欧姆接触或肖特基接触;电极结构优选Ni,Ti,Al,Au,TiN,W,Pt,Pd,Mo中的一种或多中金属组成的叠层结构。其中,金属蒸镀方式包括磁控溅射、电子束蒸发或电镀方案。
在第二区域形成源极和漏极包括多种方法:
可选的,参考图5,图5是本发明实施例二提供的一种在第二区域形成源极和漏极方法的流程图,在第二区域形成源极和漏极包括:
S93、通过刻蚀在第二区域中的源极位置和漏极位置制作出欧姆接触窗口;欧姆接触窗口漏出势垒层的部分;
S94、在源极位置和漏极位置蒸镀欧姆接触金属;
S95、将源极位置和漏极位置上的欧姆接触金属以外的金属材料刻蚀掉,形成源极和漏极;
S96、通过退火工艺对所述源极和所述漏极进行退火形成金属半导体欧姆接触。
具体的,制作出欧姆接触窗口后,使欧姆接触窗口漏出势垒层50的部分,可以漏出势垒层50的上表面,可以漏出势垒层50的内部,可以穿透势垒层50漏出沟道层40表面,这里不做限定;先在源极位置和漏极位置蒸镀欧姆接触金属,然后在钝化层70上涂布光刻胶,在需要制作源极和漏极的位置,通过光刻曝光的方式将光刻胶留下,再通过干法刻蚀或腐蚀的方法将没有光刻胶覆盖的位置的欧姆金属去掉,留下光刻胶覆盖位置的金属作为源极90金属和漏极100金属。欧姆金属采用高温快速退火设备对源极90金属和漏极100金属进行热退火,以便实现源漏姆接触结构。根据金属电极的材料和组分的不同,退火温度一般在500℃至900℃,退火环境为氮气环境。
可选的,参考图6,图6是本发明实施例二提供的另一种在第二区域形成源极和漏极的方法流程图,在第二区域形成源极和漏极包括:
S97、通过刻蚀在第二区域中的源极位置和漏极位置制作出欧姆接触窗口;欧姆接触窗口漏出所述势垒层的部分;
S98、在介质隔离层上形成光刻胶层;
S99、将源极位置和漏极位置的光刻胶去掉;
S100、在源极位置和漏极位置蒸镀欧姆接触金属;
S101、去除光刻胶层;
S102、通过退火工艺对源极和漏极进行退火形成金属半导体欧姆接触。
具体的,制作出欧姆接触窗口后,使欧姆接触窗口漏出势垒层50的部分,可以漏出势垒层50的上表面,可以漏出势垒层50的内部,可以穿透势垒层50漏出沟道层40表面,这里不做限定;先在钝化层70上涂布光刻胶,在需要制作源极90和漏极100的位置通过光刻曝光的方式将光刻胶去掉,继续蒸镀欧姆接触金属,然后去掉光刻胶;这样,只有源极90和漏极100的位置存在欧姆接触金属以形成源极90和漏极100,其他位置的金属随着光刻胶一起被去除。欧姆金属采用高温快速退火设备对源极90金属和漏极100金属进行热退火,以便实现源漏姆接触结构。根据金属电极的材料和组分的不同,退火温度一般在500℃至900℃,退火环境为氮气环境。
本发明实施例提供了一种氮化镓基场效应晶体管的制备方法,包括:提供外延片,外延片包括层叠的衬底、缓冲层、背势垒层、沟道层、势垒层和p型栅层;其中,p型栅层中的掺杂剂未经过激活;于p型栅层表面形成栅极掩膜;减薄p型栅层未被栅极掩模覆盖的部分;去除栅极掩模;在p型栅层上形成介质隔离层;刻蚀介质隔离层露出部分p型栅层,p型栅层暴露出的区域为栅极位置区域;对栅极位置区域的p型栅层中的掺杂剂进行选择性激活;在p型栅层上形成钝化层;形成栅极、源极和漏极;其中,在第一区域形成栅极,p型栅层在第一区域的膜层中的p型掺杂剂被激活,在第二区域形成源极和漏极,p型栅层在第二区域的膜层中的p型掺杂剂未激活。可以改善栅极刻蚀工艺,克服了传统工艺中必须将沟道顶部的p型材料完全去除的问题,可以适当的保留p型材料,因为p型掺杂剂没有激活而呈现高阻状态,能够降低刻蚀的容错率,适合于大批量生产,这种技术方法增加了栅极刻蚀的工艺窗口宽度,不受刻蚀工艺精度限制,可控性高,重复性好。
注意,上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解,本发明不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此,虽然通过以上实施例对本发明进行了较为详细的说明,但是本发明不仅仅限于以上实施例,在不脱离本发明构思的情况下,还可以包括更多其他等效实施例,而本发明的范围由所附的权利要求范围决定。
- 上一篇:一种医用注射器针头装配设备
- 下一篇:半导体结构及其形成方法