阅读说明：本技术 相变化记忆体结构 (Phase change memory structure ) 是由 吴昭谊 于 2019-07-04 设计创作，主要内容包括：一种相变化记忆体结构包括以下各项。基板。在基板上设置的底部电极。在底部电极上设置的绝缘层,绝缘层具有在绝缘层中定义的通孔。在通孔中设置的加热器。在加热器上设置的相变材料层。在相变材料层上设置的选择器层。在通孔上设置的中间层。此外,金属层设置在选择器层上。金属层宽于相变材料层。(A phase change memory structure includes the following. A substrate. A bottom electrode disposed on the substrate. An insulating layer is disposed on the bottom electrode, the insulating layer having a via defined therein. A heater disposed in the through hole. A phase change material layer disposed on the heater. A selector layer disposed on the phase change material layer. An intermediate layer disposed over the via. Further, a metal layer is disposed on the selector layer. The metal layer is wider than the phase change material layer.)

相变化记忆体结构

技术领域

本揭示是关于相变化随机存取记忆体(PCRAM)的元件及其制造方法。特定而言，在本揭示的一些实施例中，本申请案揭示了一种具有全TaN底部电极(BE)结构的相变化随机存取记忆体(PCRAM)及其制造方法。

背景技术

相变化随机存取记忆体(PCRAM)是利用不同的电阻相以及在包括硫族化物(chalcogenide)及电阻材料的相变材料的相之间的热诱导相转变的非挥发性记忆体元件。相变化随机存取记忆体由众多单元(cell)构成，各个单元独立地起作用。相变化随机存取记忆体单元主要包括加热器及电阻器，此电阻器是主要由可逆相变材料制成的数据储存元件以针对逻辑“0”状态及“1”状态提供至少两个显著不同的电阻率。

发明内容

根据本揭露的一实施方式，提供一种相变化记忆体结构包含：基板、在基板上设置的底部电极、在底部电极上设置的绝缘层，其中绝缘层具有在绝缘层中定义的通孔、在通孔中设置的加热器、在加热器上设置的相变材料层、在相变材料层上设置的选择器层、在通孔上设置的中间层、以及在选择器层上设置的金属层。

附图说明

当结合随附附图阅读时，自以下详细描述将很好地理解本揭示。应强调，根据工业中的标准实务，各个特征并非按比例绘制，并且仅出于说明目的而使用。事实上，出于论述清晰的目的，可任意增加或减小各个特征的尺寸。

图1(a)图示了根据本揭示的一实施例的相变化随机存取记忆体的俯视图，并且图1(b)图示了沿着图1(a)的切线I-I’的相变化随机存取记忆体的横截面图；

图2(a)图示了根据本揭示的另一实施例的相变化随机存取记忆体的俯视图，并且图2(b)图示了沿着图2(a)的切线I-I’的相变化随机存取记忆体的横截面图；

图3(a)图示了根据本揭示的另一实施例的相变化随机存取记忆体的俯视图，并且图3(b)图示了沿着图3(a)的切线I-I’的相变化随机存取记忆体的横截面图；

图4图示了根据本揭示的另一实施例的相变化随机存取记忆体的横截面图；

图5(a)图示了根据本揭示的另一实施例的相变化随机存取记忆体的横截面图，并且图5(b)图示了图5(a)的相变化随机存取记忆体的替代实施例的横截面图；

图6(a)图示了根据本揭示的另一实施例的相变化随机存取记忆体的横截面图，并且图6(b)及图6(c)图示了图6(a)的相变化随机存取记忆体的替代实施例的横截面图；

图7(a)、图7(b)、图7(c)、图7(d)、图7(e)、图7(f)、及图7(g)图示了根据本揭示的实施例的用于形成相变化随机存取记忆体的连续制造操作；

图8(a)、图8(b)、图8(c)、图8(d)、图8(e)、图8(f)、图8(g)、第图8(h)、及图8(i)图示了根据本揭示的实施例的用于形成相变化随机存取记忆体的连续制造操作；

图9(a)、图9(b)、图9(c)、图9(d)、图9(e)、图9(f)、图9(g)、及图9(h) 图示了根据本揭示的实施例的用于形成相变化随机存取记忆体的连续制造操作；

图10(a)、图10(b)、图10(c)、图10(d)、图10(e)、图10(f)、及图10(g)图示了根据本揭示的实施例的用于形成相变化随机存取记忆体的连续制造操作；

图11图示了根据本揭示的实施例的形成相变化随机存取记忆体的方法；

图12(a)、图12(b)、图12(c)、图12(d)、图12(e)、及图12(f)图示了根据本揭示的实施例的在通孔中形成加热器的连续制造操作；

图13(a)、图13(b)、图13(c)、及图13(d)图示了根据本揭示的实施例的在形成相变化随机存取记忆体时，在加热器顶部上沉积二维层的连续制造操作；

图14(a)及图14(c)图示了耦合到加热器的顶部及底部电极的结构；图14(b) 图示了元素分析结果。

【符号说明】

100 基板

110 金属层

120 底部电极

120' 顶部电极

130 第一相变材料层

130' 第二相变材料层

140 第一加热器

140' 第二加热器

150 绝缘层

150' 绝缘层

150" 绝缘层

160 第一选择器层

160' 第二选择器层

170 中间层

170' 中间层

190 二维层

h、h’ 通孔

S111 操作

S112 操作

S113 操作

S114 操作

S115 操作

S116 操作

S117 操作

S118 操作

具体实施方式

应理解，以下揭示提供了众多不同的实施例或实例，以用于实现本揭露的不同特征。下文描述部件及排列的特定实施例或实例以简化本揭示。当然，此等仅为实例且并不意欲为限制性。例如，元件的尺寸不限于所揭示的范围或值，但可取决于制程条件及/或元件的期望性质。此外，以下描述中在第二特征上方或第二特征上形成第一特征可包括以直接接触形成第一特征及第二特征的实施例，且亦可包括***第一特征与第二特征之间而形成额外特征以使得第一特征及第二特征可不处于直接接触的实施例。各种特征可出于简便性及清晰目的而以不同比例任意绘制。

另外，为了便于描述，本文可使用空间相对性术语(诸如“之下”、“下方”、“下部”、“之上”、“上部”及类似者)来描述诸图中所示出的一个元件或特征与另一元件(或多个元件)或特征(或多个特征)的关系。除了附图所描绘的定向外，空间相对性术语意欲包含使用或操作中元件的不同定向。设备可经其他方式定向(旋转90度或处于其他定向)且由此可类似解读本文所使用的空间相对性描述词。此外，术语“由…制成(made of)”可意谓“包含(comprising)”或“由…组成(consisting of)”。在本揭示中，片语“A、B及C 的一者”意谓“A、B及/或C”(A、B、C，A及B，A及C，B及C，或A、 B及C)，并且不意谓来自A的一个元素、来自B的一个元素及来自C的一个元素，除非另外描述。

大体上，为了从相变化随机存取记忆体单元读取状态(数据)，将足够小的电流施加到相变材料，而不触发加热器产生热。以此方式，可以量测相变材料的电阻率，并且可以读取表示电阻率的状态，亦即，“0”状态为高电阻率，或“1”状态为低电阻率。为了将状态(数据)写入相变化随机存取记忆体单元，例如，为了写入表示相变材料的低电阻率相的“1”状态，将中等的电流施加到加热器，此加热器产生热以使相变材料在高于结晶温度但低于熔化温度的温度下退火一时间段，以达到结晶相。为了写入表示相变材料的高电阻率相的“0”状态，将非常大的电流施加到加热器以产生热，以在高于相变材料的熔化温度的温度下熔化相变材料；以及将电流突然切断以将温度降低至低于相变材料的结晶温度，以骤冷并稳定相变材料的非晶结构，以便达到高电阻逻辑“0”状态。非常大的电流可以因此呈脉冲形式。在本揭示中，说明了具有改进的单元结构的相变化随机存取记忆体。

图1(a)图示了具有基板100、在基板100上形成的底部电极120(其中底部电极可为位元线)、在底部电极120上形成的相变材料层130、以及在相变材料层130上形成的金属层110的相变化随机存取记忆体的俯视图。在此实施例中，相变材料层130的尺寸与在底部电极120及用作顶部电极的金属层110 之间的重叠区域相同。

在一些实施例中，基板100包含单晶半导体材料，诸如但不限于Si、Ge、 SiGe、GaAs、InSb、GaP、GaSb、InAlAs、InGaAs、GaSbP、GaAsSb及InP。在某些实施例中，基板100由结晶Si制成。在一些实施例中，金属层110及底部电极120由相同材料或不同材料形成，其包括一或多层导电材料，诸如多晶硅、铝、铜、钛、钽、钨、钴、钼、碳、氮化钽、硅化镍、硅化钴、TiN、WN、TiAl、TiAlN、TaCN、TaC、TaSiN、金属合金(诸如铝铜合金)、其他适宜材料、及/或其组合。在一些实施例中，金属层110及底部电极120中的每一个具有约20至约2,000nm范围中的厚度。在一些实施例中，基板100是使用氧布植分离(SIMOX)、晶圆接合、及/或其他适宜方法制造的绝缘体上半导体基板，诸如绝缘体上硅(SOI)基板、绝缘体上锗硅(SGOI)基板、或绝缘体上锗(GOI)基板。在一些实施例中，基板100包括晶体管(诸如MOSFET平面晶体管、鳍式场效晶体管(FinFET)、及栅极全包围(GAA)晶体管)、金属线(诸如多晶硅线及互连金属线)、以及控制相变化随机存取记忆体操作的晶体管。在一些实施例中，底部电极120是与基板100所包括的晶体管连接的金属线。

图1(b)图示了具有绝缘层150的相变化随机存取记忆体的横截面图，绝缘层包括通孔h。在通孔h中，形成加热器140。在一些实施例中，加热器140 由TiN、TaN、或TiAlN的薄膜材料形成，此薄膜材料具有在约5至约15nm 范围中的厚度以向相变材料层130提供焦耳加热。此外，在骤冷(quenching) 期间(在突然切断施加到加热器140的电流以“冻结(freeze)”非晶相期间)，加热器140可用作散热器。加热器140填充在绝缘层150中的通孔h，这防止在相变化随机存取记忆体单元之间的热传递，以避免热扰动，此热扰动可使状态保持失能(disable)或使读取/写入过程中断。

在一些实施例中，绝缘层150由下列构成但不限于：氧化硅(SiO₂)、氮化硅(Si₃N₄)、氮氧化硅(SiON)、SiOCN、SiCN、Al₂O₃、氟掺杂的硅酸盐玻璃(FSG)、低介电常数介电材料、或在制造半导体元件中使用的各种其他适宜的介电材料。在图案化的底部电极120上设置的绝缘层150是电及热绝缘体，并且在一些实施例中，具有在约5nm至约350nm的范围中的厚度。

相变材料层130接收由加热器140产生的热，并且接近相变材料层130 及加热器140之间的界面的区域(称为“主动区域”)经历从结晶相到非晶相的相转变或与其相反，这取决于当电流施加到加热器140时产生的热的量及持续时间。在图1(b)的实施例中，主动区域具有蘑菇形状(mushroom-shape)(图 1(b))，而在主动区域外部的区域不经历相转变，并且可作为热绝缘层以在蘑菇形状的主动区域内部保存热。主动区域越小，热量越少，因此写入相变化随机存取记忆体单元需要的电流越少。在一些实施例中，相变材料层130的材料为：Ga-Sb、In-Sb、In-Se、Sb-Te、Ge-Te、及Ge-Sb的二元系统；Ge-Sb-Te、 In-Sb-Te、Ga-Se-Te、Sn-Sb-Te、In-Sb-Ge、及Ga-Sb-Te的三元系统；或 Ag-In-Sb-Te、Ge-Sn-Sb-Te、Ge-Sb-Se-Te、Te-Ge-Sb-S、Ge-Sb-Te-O、及 Ge-Sb-Te-N的四元系统。在一些实施例中，相变材料层130的材料是含有来自元素周期表的第Ⅳ族的一或多种元素的硫族化物合金，诸如具有5nm至100 nm的厚度的GST，Ge-Sb-Te合金(例如，Ge₂Sb₂Te₅)。相变材料层130可包括其他相变电阻材料，诸如金属氧化物，包括氧化钨、氧化镍、氧化铜等。在相变材料的结晶相与非晶相之间的相转变和相变材料的结构的长程有序(long range order)及近程有序(short rangeorder)之间的相互作用相关。例如，长程有序的塌陷产生非晶相。在结晶相中的长程有序促进导电，而非晶相妨碍导电并且导致高电阻。为了针对不同需求来调谐相变材料层130的性质，相变材料层 130的材料可由各种元素(例如，B、Al、As、Ga、或P)以不同量掺杂以调节在材料的键接结构内部的短程有序及长程有序的比例。掺杂元素可以是经由使用半导体掺杂(例如离子布植)的任何元素。

选择器层160在相变材料层130上形成，并且金属层110及中间层170 在选择器层160上形成。在相变记忆体阵列(例如，具有数百或更多记忆体单元的交叉点阵列)中，可能发生众多干扰记忆体单元的适当操作的问题。这些问题本质上可为电气问题，诸如漏电流、寄生电容等。这些问题本质上亦可为热问题，诸如在记忆体单元之间的热扰动。为了解决以上问题，使用切换元件以减少或避免来自操作记忆体单元或来自沿着电阻网络传递的其他记忆体单元的漏电流。通过使用切换元件，其他记忆体单元的加热器不会被漏电流意外地导通，从而擦除记忆体单元中记录的状态。使用功能类似于二极管元件或晶体管元件的切换元件，使得仅选择预期的相变化随机存取记忆体单元用于读取 /写入，而其他相变化随机存取记忆体单元不导通，并且减少或防止源自所选相变化随机存取记忆体单元的漏电流。为了提供准确的读取/写入操作，期望在相变材料层130上形成具有高导通状态导电性及无限关闭状态电阻的选择器层，以减少相变化随机存取记忆体的电阻网络中的功率耗散、漏电流及串扰扰动，而确保仅所选的相变化随机存取记忆体单元经历读取/写入操作。以此方式，可以形成可靠的相变化随机存取记忆体。考虑到切换元件的大小，与晶体管类型(诸如MOSFET、金属氧化物半导体场效晶体管)元件相比，二极管类型(诸如p-n接面二极管、肖特基二极管、金属-绝缘体转变(metal-insulator transition,MIT)、及双向阈值开关(ovonic threshold switch,OTS))元件可具有较小大小。选择器层160可作为在选择器层160内形成有二极管接面的二极管类型元件。在图1(b)中，选择器层160形成在由上述材料形成的相变材料层130 上并图案化以具有相同尺寸，从而大幅减少在相变化随机存取记忆体内用于选择器元件的空间，这被认为是记忆体元件的缩小趋势的限制因素。在一些实施例中，选择器层160向相变化随机存取记忆体提供电流-电压非线性 (current-voltagenon-linearity)，并且减少了漏电流。在一些实施例中，选择器层160具有单层或多层结构。在一些实施例中，选择器层160是由包括下列的材料制成：SiO_x、TiO_x、AlO_x、WO_x、Ti_xN_yO_z、HfO_x、TaO_x、NbO_x、或类似者、或其适宜组合，其中x、y及z是非化学计量值。在一些实施例中，选择器层160是含有下列中的一或多个的固体电解质材料：Ge、Sb、S、Te或硫族化物，诸如N、P、S、Si及/或Te掺杂的硫族化物，诸如N、P、S、Si及/或 Te掺杂的AsGeSe，亦即，AsGeSe(N、P、S、Si、Te)，以及N、P、S、Si 及/或Te掺杂的AsGeSeSi，亦即，AsGeSeSi(N、P、S、Si、Te)。选择器层 160的厚度在约0.5nm至约50nm的范围中。在一些实施例中，选择器层160 通过化学气相沉积(CVD)、脉冲激光沉积(PLD)、溅镀、原子层沉积(ALD)或任何其他薄膜沉积方法来形成。

在本揭示的一些实施例中，中间层170形成在通孔h上并且在选择器层 160与金属层110之间。中间层170可由厚度约1至50nm的碳、钛、氮化钛、钨、及钛钨形成，用以防止材料扩散及污染相变材料层130。在一些实施例中，中间层170通过任何气相沉积方法来形成，诸如化学气相沉积、脉冲激光沉积、溅镀、原子层沉积、或任何其他薄膜沉积方法。在一些实施例中，中间层170 减少物质从金属层110到选择器层160及相变材料层130的结合。在本揭示的一些实施例中，中间层170的平面内尺寸(in-plane size)大于通孔h的水平横截面尺寸。

图2(a)图示了根据本揭示的另一实施例的相变化随机存取记忆体的俯视图。图1(a)及图1(b)说明的材料、构造、尺寸、及/或制程可在以下实施例中采用，且可省略其详细说明。

相变化随机存取记忆体具有基板100、在基板100上形成的底部电极120 (其中底部电极可为位元线)、在底部电极120上形成的相变材料层130、以及在相变材料层130上形成的金属层110。在此实施例中，相变材料层130的尺寸小于在底部电极120及用作顶部电极的金属层110之间的重叠区域。亦即，在图2(a)的实施例中的相变材料层130的尺寸小于在图1(a)的实施例中的相变材料层130的尺寸。较小的相变材料层130提供减少的操作电流，此操作电流供应到加热器以加热相变材料层130以进行写入，因此显著减少具有超过一千个相变材料层130的记忆体的总功耗。

图2(b)图示了根据图2(a)所示的实施例的相变化随机存取记忆体的横截面图。相变化随机存取记忆体具有绝缘层150，此绝缘层包括通孔h。在通孔h 中，形成加热器140。在一些实施例中，加热器140由TiN、TaN、或TiAlN 的薄膜材料形成，此薄膜材料具有在从约5至约15nm的范围中的厚度以向相变材料层130提供焦耳加热。此外，在骤冷期间(在突然切断施加到加热器 140的电流以“冻结”非晶相期间)，加热器140可用作散热器。加热器140填充在绝缘层150中的通孔h，这防止在相变化随机存取记忆体单元之间的热传递，以避免热扰动，此热扰动可使状态保持失能或使读取/写入过程中断。相变材料层130在通孔h中形成并且可接触加热器140。以此方式，在写入记忆体单元期间在相变材料层130中经历相转变的主动区域不同于在图1(b)中具有蘑菇形状的主动区域。选择器层160在相变材料层130上形成，并且选择器层160的尺寸(约25nm至约100nm的宽度)大于通孔中的相变材料层130的尺寸(宽度为约10nm)。金属层110在选择器层160上形成，并且用作相变化随机存取记忆体单元的读取/写入操作的顶部电极。

相变材料层130接收由加热器140产生的热，并且接近相变材料层130 及加热器140之间的界面的区域(称为“主动区域”)经历从结晶相到非晶相的相转变或与其相反，这取决于当电流施加到加热器140时产生的热的量及持续时间。在图2(b)的实施例中，主动区域具有椭圆形状(图2(b))，而在主动区域外部的区域不经历相转变，并且可作为热绝缘层以在主动区域内部保存热。主动区域越小，热量越少，因此写入相变化随机存取记忆体单元需要的电流越少。

选择器层160在相变材料层130上形成，并且金属层110在选择器层160 上形成。在图2(b)中，选择器层160形成在由上述材料形成的相变材料层130 上以具有与相变材料层130相比较大的尺寸，从而大幅增强相变材料层130 的可控制性及可选择性。在一些实施例中，选择器层160向相变化随机存取记忆体提供电流电压非线性，并且此举减少了漏电流。选择器层160具有以上结构。在一些实施例中，选择器层160由上述图1(b)的描述中提及的材料制成。选择器层160的厚度在从约0.5nm至约50nm的范围中。在一些实施例中，选择器层160通过化学气相沉积、脉冲激光沉积、溅镀、原子层沉积、或任何其他薄膜沉积方法形成。

在一些实施例中，类似于图1(a)及图1(b)，中间层170形成在通孔h上，及选择器层160与金属层110之间。

图3(a)图示了根据本揭示的另一实施例的相变化随机存取记忆体的俯视图。图1(a)及图2(b)说明的材料、构造、尺寸、及/或制程可在以下实施例中采用，且可省略其详细解释。

相变化随机存取记忆体具有基板100、在基板100上形成的底部电极120 (其中底部电极可为位元线)、在底部电极120上形成的相变材料层130、以及在相变材料层130上形成的金属层110。在此实施例中，相变材料层130的尺寸小于在底部电极120及用作顶部电极的金属层110之间的重叠区域。亦即，在图3(a)的实施例中的相变材料层130的尺寸小于在图1(a)的实施例中的相变材料层130的尺寸。较小的相变材料层130提供减少的操作电流，此操作电流供应到加热器以加热相变材料层130以进行写入，因此显著减少具有超过一千个相变材料层130的记忆体的总功耗。

尽管俯视图与图2(a)所示相同，元件结构不同于图2(b)。相变化随机存取记忆体具有绝缘层150，此绝缘层包括通孔h。在通孔h中，形成加热器140。在一些实施例中，加热器140由TiN、TaN、或TiAlN的薄膜材料形成，此薄膜材料具有约5至约15nm的范围中的厚度以向相变材料层130提供焦耳加热。此外，在骤冷期间(在突然切断施加到加热器140的电流以「冻结」非晶相期间)，加热器140可用作散热器。加热器140填充在绝缘层150中提供的通孔h，这防止在相变化随机存取记忆体单元之间的热传递，以避免热扰动，此热扰动可使状态保持失能或使读取/写入过程中断。

此外，如图3(b)的横截面图所示，选择器层160在通孔h中形成，从而大幅减少由相变化随机存取记忆体单元中的选择器元件占用的空间。金属层110 在选择器层160上形成，并且用作相变化随机存取记忆体单元的读取/写入操作的顶部电极。

选择器层160在相变材料层130上形成，并且金属层110在选择器层160 上形成。在图3(b)中，选择器层160在由上述材料形成的相变材料层130上并图案化以具有相同尺寸，从而大幅度减少在相变化随机存取记忆体内用于选择器元件的空间，这被认为是记忆体元件的缩小趋势的限制因素。在一些实施例中，选择器层160向相变化随机存取记忆体提供电流电压非线性，并且减少了漏电流。选择器层160具有以上结构。在一些实施例中，选择器层160由上述图1(b)的描述中提及的材料制成。选择器层160的厚度在从约0.5nm至约50 nm的范围中。在一些实施例中，选择器层160通过化学气相沉积、脉冲激光沉积、溅镀、原子层沉积、或任何其他薄膜沉积方法形成。

在一些实施例中，类似于图1(b)及图2(b)，中间层170在选择器层160与金属层110之间形成。

在一些实施例中，堆叠的相变化随机存取记忆体结构大幅增加了记忆体单元密度及容量。图4、图5(a)、图5(b)、及图6(a)至图6(c)图示了具有堆叠的三维(3D)结构的各个实施例。图1(a)至图3(b)说明的材料、构造、尺寸、及/ 或制程可在以下实施例中采用，且可省略其详细说明。

图4图示了包括底部电极120及顶部电极120’的相变化随机存取记忆体的堆叠结构的横截面图。在底部电极120与顶部电极120’之间设置绝缘层150、 150’及150”。在一些实施例中，绝缘层150、150’及150”是由上述图1(b)、图2(b)、及图3(b)描述的相同材料形成。在图案化的底部电极120上设置的绝缘层150、150’及150”为电及热绝缘体，并且在一些实施例中，各者具有在约5至约350nm的范围中的厚度。此外，在一些实施例中，绝缘层150’及 150”通过单个操作形成为一层。绝缘层150、150’及150”与顶部电极120’及底部电极120一起封闭第一加热器140及第二加热器140’、第一相变材料层130及第二相变材料层130’、第一选择器层160及第二选择器层160’、以及金属层110。第一加热器140及第二加热器140’分别在第一通孔h及第二通孔h’中形成，而其他部件占据绝缘层150’中提供的较大空间。通孔h 及h’中的每一个在第一相变材料层130与顶部电极120’之间形成或在第二相变材料层130’与底部电极120之间形成。

在本揭示的一些实施例中，中间层170在通孔h上并且在选择器层160 与金属层110之间形成。

图4所示的实施例具有对称结构，其中元件部件相对于金属层110及中间层170布置。第一相变材料层130及第二相变材料层130’中的每一个可以独立地操作，并且在此元件结构中，仅需要三个电极(例如，底部电极120、顶部电极120’及金属层110)而非四个电极，来操作两个相变材料层130及130’。以此方式，消除电极并且减小元件厚度，并且通过降低制造成本及简化制造操作来简化元件结构及处理。此外，由于整个元件由绝缘层150、150’及150”封闭，有利地减少热扰动及电扰动(诸如漏电流)。此外，由于较高热绝缘性质，在一些实施例中用于写入记忆体单元的电流减少，这是由于在此高度绝缘系统内的相转变的温度可以通过较低电流达成。取决于加热器140及140’的加热器材料的选择，在一些实施例中，整个堆叠元件的效率可以大幅度增加。

图4中的实施例沿着垂直方向堆叠图1(a)的实施例的两个元件以形成堆叠元件；然而，如本领域中一般技术人员所了解的，其他可能性包括在本揭示中。例如，在一些实施例中，元件的下半部通过图1(a)中的实施例的结构形成，并且元件的上半部通过如图2(b)中的实施例的结构形成，从而形成相变化随机存取记忆体的非对称3D结构。

图5(a)图示了具有相对于金属层110对称的堆叠结构的堆叠元件。在一些实施例中，堆叠元件包括相变材料层130及130’，相变材料层130及130’位于金属层110的相对两侧、形成在通孔h及h’中并接触加热器140及140’。以此方式，在写入记忆体单元期间经历相转变的主动区域不同于图1(a)及图4 中具有蘑菇形状的主动区域。较小的相变材料层130及130’显著降低操作电流，并且在一些实施例中，减少具有超过一千个相变材料层的记忆体的总功耗。第一选择器层160及第二选择器层160’在相应的第一相变材料层130及第二相变材料层130’上形成。第一选择器层160及第二选择器层160’大于相应的第一相变材料层130及第二相变材料层130’。在一些实施例中，第二选择器层160’由与选择器层160相同的材料形成。在一些实施例中，第二选择器层160’由制成选择器层160的上述材料群组中的材料形成，此材料不同于选择器层160。在一些实施例中，选择器层160’具有与选择器层160相同的层化结构。在一些实施例中，选择器层160’具有与选择器层160不同的层化结构，例如，但不限于，选择器层160’具有单层结构，而选择器层160具有多层结构。在本揭示的一些实施例中，中间层170在通孔h上并且在选择器层 160与金属层110之间形成。

图5(b)图示了图5(a)所示的实施例的替代实施例。图5(b)图示了关于金属层110的非对称结构，而图5(a)图示了对称结构。在图5(b)中，第二相变材料层130’在第二加热器140’上形成，与第二选择器层160’分隔。在此实施例中，第二相变材料层130’接收从第二加热器140’的顶表面产生的热。若热传递有利于向上方向，则第二相变材料层130’在第二加热器140’上的布置可增强元件的整体效率。以此方式，取决于在记忆体元件内的热传递方向，可以定制相变材料层相对于加热器的布置以符合最佳效率的不同需求。在本揭示的一些实施例中，中间层170在通孔h上并且在选择器层160与金属层110 之间形成。

图6(a)、图6(b)、及图6(c)图示了具有额外部件(亦即，中间层170’) 的实施例。图6(a)图示了在本揭示的一些实施例中，中间层170在通孔h上、在相变材料层130与金属层110之间形成。在本揭示的一些实施例中，中间层 170在选择器层160与金属层110之间形成。

图6(a)图示了在本揭示的一些实施例中，第二相变材料层130’在第二加热器140’与第二选择器层160’之间形成。图6(b)图示了在本揭示的一些实施例中，第二相变材料层130’在第二加热器140’上以及在第二加热器140’与顶部电极120’之间形成。在一些实施例中，额外的中间层170’在第二相变材料层130’上形成。图6(c)图示了在本揭示的一些实施例中，额外的中间层170’在第二选择器层160’上形成，第二相变材料层130’在额外的中间层170’上形成，并且第二加热器140’在第二相变材料层130’上形成。取决于热传递方向，图6(a)至图6(c)可增强相变化随机存取记忆体元件的总效率。

在图6(a)、图6(b)、及图6(c)中，中间层170及170’由厚度约1至50nm 的碳、钛、氮化钛、钨、及钛钨形成。

图7(a)至图7(f)、图8(a)至图8(i)、图9(a)至图9(h)、及图10(a)至图10(g) 图示了用于根据以上实施例制成相变化随机存取记忆体的各个制造操作。应理解，额外操作可在由图7(a)至图7(f)、图8(a)至图8(i)、图9(a)至图9(h)、及图 10(a)至图10(g)所示的制程之前、期间、及之后提供，且下文所描述的一些操作可针对本方法的额外实施例替代或消除。操作/制程的次序是可互换的。图 1(a)至图6(c)说明的材料、构造、尺寸、及/或制程可在以下实施例中采用，且可省略其详细说明。

图7(a)图示了在基板100上形成底部电极120的操作。在一些实施例中，基板100为可以用于电子记忆体元件的任何基板，包括单晶半导体材料，诸如，但不限于，Si、Ge、SiGe、GaAs、InSb、GaP、GaSb、InAlAs、InGaAs、GaSbP、 GaAsSb及InP。在某些实施例中，基板100由结晶Si制成。在一些实施例中，底部电极120通过蒸镀(evaporation)或任何气相沉积方法形成，诸如化学气相沉积、脉冲激光沉积、溅镀、原子层沉积、或任何其他薄膜沉积方法。底部电极120可以通过图案化使用遮罩及蚀刻制程(诸如UV光微影)形成的层来形成。为了增强在相变化随机存取记忆体元件或单元之间的绝缘性质，在形成底部电极120于基板100上之前，通过氧化或任何薄膜沉积方法形成绝缘层(未图示，例如，氧化硅)在基板100上。

图7(b)图示了在底部电极120上形成绝缘层150的操作。绝缘层150的材料是选自由氧化硅(SiO₂)、氮化硅(Si₃N₄)、氮氧化硅(SiON)、SiOCN、SiCN、 Al₂O₃、氟掺杂的硅酸盐玻璃(FSG)、低介电常数介电材料、以及在制造半导体元件中使用的其他适宜介电材料组成的群组。在一些实施例中，例如，绝缘层 150通过下列方法形成：化学气相沉积，诸如低压化学气相沉积(LPCVD)、电浆化学气相沉积(plasma-CVD)或可流动化学气相沉积(flowableCVD)；脉冲激光沉积(PLD)；溅镀；原子层沉积(ALD)；或任何其他薄膜沉积方法。

图7(c)图示了在绝缘层150上形成图案化的光阻层200的操作。图7(d)图示了使用各向异性蚀刻、湿式蚀刻及/或干式蚀刻来蚀刻绝缘层150的操作。蚀刻在绝缘层150中形成具有约10nm的宽度的通孔h，从而暴露底部电极层 120。

图7(e)图示了在通孔h中形成加热器140的操作。在一些实施例中，加热器140通过在绝缘层150上沉积金属合金层，接着进行化学机械抛光(CMP)来形成，使得加热器140的顶表面与绝缘层150的顶表面共面。进一步蚀刻在图 7(e)中形成的加热器140以减小在通孔h中的厚度，亦即，形成在图7(f)及图 7(g)中的实施例。

在一些实施例中，图7(e)的实施例接续至图8(a)的处理，以形成图8(i)所示的堆叠的相变化随机存取记忆体元件。图8(a)图示了图7(e)中描绘的实施例。图8(b)图示了通过一或多个薄膜沉积及图案化方法在加热器140上形成图案化的相变材料层130的操作。图8(c)图示了通过一或多个薄膜沉积及图案化方法形成图案化的选择器层160的操作。图8(d)图示了通过薄膜沉积及图案化方法在选择器层160上形成中间层170以及在选择器层160上形成金属层110的操作。或者，在其他实施例中，通过在单个步骤中形成多层并且随后将其图案化，一起形成层130、160、170、及110。在本揭示的一些实施例中，中间层170 在通孔h上并且在选择器层160与金属层110之间形成。中间层170可由厚度为约1至50nm的的碳、钛、氮化钛、钨、及钛钨形成，并且用以防止材料扩散及污染相变材料层130。在一些实施例中，中间层170通过任何气相沉积方法来形成，诸如化学气相沉积、脉冲激光沉积、溅镀、原子层沉积、或任何其他薄膜沉积方法。在一些实施例中，中间层170减少物质从金属层110结合到选择器层160及相变材料层130中。在本揭示的一些实施例中，中间层170 的平面内尺寸大于通孔h的水平横截面尺寸。

图8(e)图示了在金属层110上形成并图案化第二选择器层160及第二相变材料层130’的操作。在一些实施例中，层130、160、170、110、160’及130’通过一种以上的蚀刻制程来图案化。图8(f)图示了形成绝缘层150’的操作。图8(g)图示了通过形成光阻层并且蚀刻绝缘层150”来形成第二通孔h’的操作。在一些实施例中，在一个操作中绝缘层150’及150”形成为一个层，而非在两个单独的操作中形成两个层。通孔h’随后通过蚀刻一个绝缘层形成。在一些实施例中，绝缘层150、150’及150”由上文描述的相同材料形成。图8(h)图示了形成第二加热器140’的操作。图8(i)图示了形成顶部电极120’的操作。以此方式，在图8(i)中形成的元件中，绝缘层150、150’及150”连同顶部电极120’及底部电极120一起封闭此元件中的其他部件，从而提供优异的电及热绝缘性质，并且减少热及串扰扰动。

在一些实施例中，图7(f)中的实施例在图9(a)中的处理中继续以形成图9(h) 中的实施例，并且在其他实施例中，在图7(g)中的实施例在图10(a)中的处理中继续以形成图10(g)中的实施例。图9(a)图示了图7(f)中描绘的实施例。图 9(b)图示了通过一或多个薄膜沉积方法在通孔h中并且在加热器140上形成相变材料层130的操作。图9(c)图示了通过一或多个薄膜沉积及图案化方法形成图案化的选择器层160、中间层170、及金属层110的操作。在本揭示的一些实施例中，中间层170在通孔h上并且在选择器层160与金属层110之间形成。中间层170可由厚度为约1至50nm的碳、钛、氮化钛、钨、及钛钨形成，并且用以防止材料扩散及污染相变材料层130。在一些实施例中，中间层170通过任何气相沉积方法来形成，诸如化学气相沉积、脉冲激光沉积、溅镀、原子层沉积、或任何其他薄膜沉积方法。在一些实施例中，中间层170减少物质从金属层110结合到选择器层160及相变材料层130中。在本揭示的一些实施例中，中间层170的平面内尺寸大于通孔h的水平横截面尺寸。

图9(d)图示了通过一或多个薄膜沉积及图案化方法形成第二选择器层 160’的操作。或者，在其他实施例中，通过薄膜沉积方法，并且随后以图案化方法一并图案化来形成三个层160、110及160’。图9(e)图示了形成绝缘层 150’的操作。图9(f)图示了形成第二通孔h’的操作。在一些实施例中，第二通孔h’通过光微影及蚀刻操作形成。在一些实施例中，绝缘层150、150’及 150”由上文描述的相同材料形成。此外，在一些实施例中，在一个操作中绝缘层150’及150”形成为一个层。图9(g)图示了在第二通孔h’中形成第二加热器140’的操作。图9(h)图示了形成顶部电极120’的操作。以此方式，在图9(h)中形成的元件中，绝缘层150、150’及150”连同顶部电极120’及底部电极120一起封闭此元件中的其他部件，由此提供优异的电及热绝缘性质，并且减少热及串扰扰动。

图10(a)图示了图7(g)中描绘的实施例。图10(b)图示了通过一或多个薄膜沉积及图案化方法在通孔h中并且在加热器140上形成第一相变材料层130 及第一选择器层160的操作。图10(c)图示了通过一或多个薄膜沉积及图案化方法形成图案化的金属层110、中间层170、及图案化的第二选择器层160’的操作。或者，在其他实施例中，形成层110、170、及160’并且随后使用图案化方法一并图案化。在本揭示的一些实施例中，中间层170在通孔h上并且在选择器层160与金属层110之间形成。中间层170可由厚度为约1至50nm 的碳、钛、氮化钛、钨、及钛钨形成，并且用以防止材料扩散及污染相变材料层130。在一些实施例中，中间层170通过任何气相沉积方法来形成，诸如化学气相沉积、脉冲激光沉积、溅镀、原子层沉积、或任何其他薄膜沉积方法。在一些实施例中，中间层170减少物质从金属层110结合到选择器层160及相变材料层130中。在本揭示的一些实施例中，中间层170的平面内尺寸大于通孔h的水平横截面尺寸。

图10(d)图示了形成绝缘层150’的操作。图10(e)图示了在一些实施例中使用光微影及蚀刻操作在绝缘层150’中形成第二通孔h’的另一操作。在一些实施例中，在单个操作中绝缘层150’及150”形成为一层。图10(f)图示了在第二通孔h’中形成第二加热器140’的操作。图10(g)图示了形成顶部电极 120’的操作。在一些实施例中，绝缘层150、150’及150”由上文描述的相同材料形成。以此方式，在图10(g)中的元件中，绝缘层150、150’及150”连同顶部电极120’及底部电极120一起封闭此元件中的其他部件，由此提供优异的电及热绝缘性质，并且减少热及串扰扰动。

图11图示了形成本揭示的实施例的方法的流程图。方法包括操作S111：形成底部电极在基板上、S112：形成绝缘层在底部电极上、S113：形成通孔在绝缘层中、S114：形成加热器在通孔中、S115：形成相变材料层在加热器上、 S116：形成选择器层在相变材料层上、S117：形成中间层在选择器层上、以及 S118：形成金属层在中间层上。

特定而言，操作S115可包括形成相变材料层在绝缘层上及加热器上，或者形成相变材料层在绝缘层的通孔中及加热器上。此外，操作S116可包括形成选择器层在绝缘层上及加热器上，或者形成选择器层在绝缘层的通孔中及加热器上。蚀刻操作的处理条件包括本文揭示的实施例的细节。图1(a)至图11 说明的材料、构造、尺寸、及/或制程可在以下实施例中采用，且可省略其详细说明。

图12(a)、图12(b)、图12(c)、图12(d)、图12(e)、及图12(f)图示了根据本揭示的实施例的用于在通孔中形成加热器的连续制造操作。在一些实施例中，图12(a)与图7(d)一致，并且图12(f)与图7(e)一致，并且图12(b)、图12(c)、图12(d)、及图12(e)图示了用于在通孔h中形成加热器140的连续制造操作。如图12(b)、图12(c)、图12(d)、及图12(e)所示，在通孔h中形成加热器140 的材料(例如，金属合金)可在一个以上的步骤中(例如，在四个步骤中)沉积。在每个步骤中，一层材料可在通孔h中沉积，例如，在通孔h的底部及侧面处沉积，并且亦可在绝缘层150的顶部上沉积。图12(b)、图12(c)、图12(d)、及图12(e)分别对应于沉积一、二、三、及四层。在一些实例中，在沉积四层之后，可填充通孔h并且可形成加热器140。在一些实施例中，在每个步骤中，沉积方法(例如，原子层沉积)可用于沉积40埃的材料，并且可继续依序沉积多层，直至填充通孔h。在一些实施例中，在填充通孔h之后，化学机械抛光可应用在图12(e)上，使得如图12(f)所示，加热器140的顶表面变得与绝缘层150的顶表面共面。

图13(a)、图13(b)、图13(c)、及图13(d)图示了根据本揭示的实施例的在形成相变化随机存取记忆体时用于在加热器顶部上沉积二维层的连续制造操作。图1(a)至图12(f)说明的材料、构造、尺寸、及/或制程可在以下实施例中采用，且可省略其详细说明。

在一些实施例中，图13(a)与图8(d)一致，并且图13(b)及图13(c)图示了用于在加热器140的顶部上形成二维层190的连续制造操作。图13(b)的二维层 190可以由诸如石墨烯或二硫化钼(MoS₂)的材料制成，其具有约0nm至约2nm 的厚度，在一些实施例中，二维层190可沉积在加热器140的顶部上并且在绝缘层150的顶部上。在其他实施例中，二维层190的厚度在从约0.5nm至约1 nm的范围中。随后，如图13(c)所示，二维层190可经图案化以具有配合相变材料层130的顶表面尺寸，此相变材料层将在二维层190的顶部上沉积。如图 13(d)所示，其他层(可包括选择器层160、中间层170、及金属层110)可沉积在相变材料层130的顶部上。在一些实施例中，在如图13(b)所示形成二维层190 之后，接续形成用于相变材料层130、选择器层160、中间层170及金属层110 的层，并且随后通过使用一或多个微影及蚀刻操作，图案化堆叠层以形成图 13(d)所示的结构。在一些实施例中，在图13(b)及图13(c)中执行的操作可在图8(a)与图8(b)之间添加。

图14(a)、图14(b)及图14(c)图示了耦合到加热器的顶部及底部电极的结构。图14(a)图示了加热器D2，其与图1(b)的加热器140一致，耦接在顶部电极D1与底部电极D3之间。顶部电极D1及底部电极D3分别与图1(b)的金属层11及底部电极120一致。图14(b)图示了包括在图14(a)所示沿着方向D的顶部电极D1、加热器D2、及底部电极D3中的元素的图。如图所示，顶部电极D1包括Ti及N，因此可以包括氮化钛(TiN)。底部电极D3可包括铜(Cu)，且加热器D2可包括Ta、Si、及N，因此在硅基板中可包括氮化钛(TiN)。图 14(c)图示了具有顶部电极D1、底部电极D3、及加热器D2的记忆体单元的结构，此记忆体单元在顶部电极D1与加热器D2之间亦包括相变材料层130，并且记忆体单元结构在基板100上沉积。在一些实施例中，图14(c)的记忆体单元结构在相变化随机存取记忆体(PCRAM)、可变电阻式记忆体(ReRAM)、磁性随机存取记忆体(MRAM)等中使用。在一些实施例中，二维层(诸如图13(d) 的二维层190)包括在加热器D2与相变材料层130之间。在一些实施例中，选择器层160及/或中间层170可包括在相变材料层130与顶部电极D1之间。在一些实例中，具有电阻率高于TiN的材料(诸如非晶碳)可以做为加热器 140。非晶碳的电阻率3.5E-3(ohm-cm)大于TiN的电阻率3.0E-4(ohm-cm)，尽管非晶碳的电阻率小于TaN的电阻率(7.0E-2(ohm-cm))。非晶碳具有导热率1.1(W/m-k)，其小于TiN的导热率20(W/m-k)，并且亦小于TaN的导热率 3(W/m-k)。

根据本揭示的实施例包括记忆体元件，此记忆体元件具有基板、在基板上设置的底部电极、以及在底部电极上设置的绝缘层。绝缘层具有在绝缘层中定义的通孔。加热器在通孔中设置。相变材料层在加热器上设置。选择器层在相变材料层上设置，中间层在通孔上设置，并且金属层在选择器层上设置。在一些实施例中，中间层宽于通孔的直径。在一些实施例中，将金属层形成为宽于相变材料层。在一些实施例中，相变材料层设置在通孔中。在一些实施例中，选择器层设置在通孔中。在一些实施例中，中间层接触金属层。在一些实施例中，中间层由碳及钨中的一个形成。在一些实施例中，金属层用作顶部电极。

根据本揭示的另一实施例包括记忆体元件，此记忆体元件具有基板、在基板上设置的底部电极、以及在底部电极上设置的第一加热器。第一相变材料层设置在第一加热器上。第一选择器层设置在第一相变材料层上。中间层(170) 设置在第一选择器层(160)上。金属层设置在第一选择器层上。第二选择器层设置在金属层上。第二加热器及第二相变材料层设置在第二选择器层上。顶部电极设置在第二加热器及第二相变材料层上，并且在底部电极与顶部电极之间的绝缘层与底部电极及顶部电极一起封闭第一及第二加热器、第一及第二选择器层、第一及第二相变材料层、及金属层。在一些实施例中，将金属层形成为宽于第一相变材料层。在一些实施例中，第二加热器设置在第二相变材料层上。在一些实施例中，第二相变材料层设置在第二加热器上。在一些实施例中，中间层宽于第一及第二加热器。在一些实施例中，中间层接触金属层。在一些实施例中，中间层由碳及钨中的一个形成。

根据本揭示的另一实施例是制造记忆体元件的方法。方法包括形成底部电极在基板上、形成绝缘层在底部电极上、以及形成通孔在绝缘层中。形成加热器在通孔中。形成相变材料层在加热器上。形成选择器层在相变材料层上。形成中间层(170)在选择器层(160)上，并且形成金属层在选择器层上。在一些实施例中，中间层(170)接触金属层(110)。在一些实施例中，相变材料层形成在通孔中。在一些实施例中，中间层由碳及钨中的至少一个形成。

上文概述了若干实施例或实例的特征，使得熟悉此项技术者可更好地理解本揭示的态样。熟悉此项技术者应了解，可轻易使用本揭示作为设计或修改其他制程及结构的基础，以便实施本文所介绍的实施例或实例的相同目的及/或实现相同优点。熟悉此项技术者亦应认识到，此类等效结构并未脱离本揭示的精神及范畴，且可在不脱离本揭示的精神及范畴的情况下产生本文的各种变化、替代及更改。