阅读说明：本技术 外延结构和低导通电压晶体管 (Epitaxial structure and low on-voltage transistor ) 是由 林科闯 颜志泓 魏鸿基 于 2019-09-27 设计创作，主要内容包括：本申请提供了一种外延结构和低导通电压晶体管,涉及半导体和通信技术领域。低导通电压晶体管包括外延结构。外延结构包括复合基电极层和发射极层。复合基电极层包括第一基电极层和基于所述第一基电极层制作的第二基电极层；其中,所述第一基电极层的材料包括GaAs,所述第二基电极层的材料包括In<Sub>x</Sub>Ga<Sub>1-x</Sub>As。复合基电极层能够降低基电极层的能隙,使基电极层与发射极层之间的导电带尖峰效应降低,运用在晶体管中,能够降低导通电压,降低功耗；在第二基电极层上采用Pt形成欧姆接触层更加容易,可以减薄Pt的厚度,使Pt驱入复合基电极层的量减少,从而使器件产生界面复合电流的情况减少,使器件的信赖性测试更加稳定、可靠。(The application provides an epitaxial structure and a low-breakover voltage transistor, and relates to the technical field of semiconductors and communication. The low on-voltage transistor includes an epitaxial structure. The epitaxial structure includes a composite base electrode layer and an emitter layer. The composite base electrode layer comprises a first base electrode layer and a second base electrode layer manufactured on the basis of the first base electrode layer; wherein the material of the first base electrode layer comprises GaAs, and the material of the second base electrode layer comprises In x Ga 1‑x As. The composite base electrode layer can reduce the energy gap of the base electrode layer, so that the peak effect of a conductive band between the base electrode layer and the emitter layer is reduced, and when the composite base electrode layer is applied to a transistor, the conduction voltage can be reduced, and the power consumption is reduced; the ohmic contact layer is easier to form by adopting Pt on the second base electrode layer, the thickness of the Pt can be reduced, and the driving amount of the Pt into the composite base electrode layer is reduced, so that the Pt can be easily driven into the composite base electrode layerThe condition that the device generates interface composite current is reduced, and the reliability test of the device is more stable and reliable.)

外延结构和低导通电压晶体管

技术领域

本申请涉及半导体和通信技术领域，具体而言，涉及一种外延结构和低导通电压晶体管。

背景技术

在目前运用于3G或4G的功率放大器中，附加功率效率(power added efficiency，简称：“PAE”)是非常重要的一个参数。PAE定义为输出功率Pout与输入功率Pin之差与直流输入功率Pdc的比，即：(Pout－Pin)/Pdc。PAE是表示PA的效率质量的指针，该值越大就越能够抑制功率放大器的功率耗损。而直流功耗的改善首推将导通电压(Von)、膝型电压(kneevoltage，简称：“Vk”)与补偿电压(offset voltage，简称：“Voff”)降低。但是，现有的功率放大器中运用的晶体管导通电压过大，并且难以降低，导致器件的功耗较大。

因此，设计一种晶体管，能够适用于低导通电压，降低功耗，这是目前亟待解决的技术问题。

发明内容

有鉴于此，本申请的目的在于，提供一种外延结构和低导通电压晶体管以改善上述问题。

本申请实施例提供一种外延结构，包括：

复合基电极层，包括第一基电极层和基于所述第一基电极层制作的第二基电极层；

基于所述第二基电极层制作的发射极层；

其中，所述第一基电极层的材料包括GaAs，所述第二基电极层的材料包括In_xGa_{1- x}As。

在上述实施例的所述外延结构的所述In_xGa_1-xAs中，x的取值保持不变。

在上述实施例的所述外延结构中，x＝0.25。

在上述实施例的所述外延结构的所述第二基电极层中，In的组分为25％。

在上述实施例的所述外延结构的所述In_xGa_1-xAs中，在靠近所述发射极层的方向上，x的取值逐渐增大。

在上述实施例的所述外延结构中，x的取值从0.05逐渐增至0.25。

在上述实施例的所述外延结构的所述第二基电极层中，In的组分范围为5％～25％。

在上述实施例的所述外延结构中，所述第二基电极层的厚度为5nm或者小于临界厚度。

在上述实施例的所述外延结构中，所述发射极层的材料包括InGaP。

本申请实施例还提供一种低导通电压晶体管，包括所述的外延结构。

本申请实施例提供的外延结构和低导通电压晶体管的有益效果：

1.在第一基电极层与发射极层之间加入第二基电极层，第二基电极层的材料包括In_xGa_1-xAs，In_xGa_1-xAs具有低能隙的优点，能够降低基电极层的能隙，是基电极层与发射极层之间的导电带尖峰效应降低，运用在晶体管中，能够降低导通电压，降低功耗；

2.因为In_xGa_1-xAs具有低能隙的优点，在第二基电极层上采用Pt形成欧姆接触层更加容易，可以减薄Pt的厚度，使Pt驱入复合基电极层的量减少，从而使器件产生界面复合电流的情况减少，使器件的信赖性测试更加稳定、可靠。

为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1为本申请第一实施例提供的外延结构的示意图。

图2为图1中的外延结构的制备方法的流程图。

图3为本申请第三实施例提供的低导通电压晶体管的示意图。

图标：100-外延结构；1－复合基电极层；11－第一基电极层；12－第二基电极层；2－发射极层；3-衬底；4-次集电极层；5-集电极层；6-帽盖层；7-发射极金属接触层；8-基电极金属接触层；9-集电极金属接触层。

具体实施方式

为使本申请实施例的目的、技术方案和优点更加清楚，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例只是本申请的一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

在砷化镓基单异质结晶体管器件中,基电极层的材料为砷化镓(GaAs)，发射极层的材料为磷化铟镓(InGaP)，GaAs与InGaP在导电带中具有较大的能隙差(ΔEc),使基电极层与发射极层之间的导电带尖峰(conduction band spiking)效应明显，而有较大顺向导通电压。而在同质材料下的基电极层与集电极层之间的能隙差为ΔEc＝0,因此，基射极导通电压(Vbe,on)会较基集电极之间更大,使的器件补偿电压(Voff)偏大。

而铂金属(Pt metal)为基电极上的金属欧姆接触层(Base Ohmic contact)形成的重要材料。铂金属在热退火程序(thermal annealing)形成欧姆接触过程中,因为铂金属与砷化镓基电极层反应,易使基电极电流(base current)产生较高的界面复合电流(interface recombination current),影响器件的信赖性测试结果。

本申请的实施例则提供一种外延结构和低导通电压晶体管，不仅能够降低器件的补偿电压，还能够使器件的信赖性测试结果更为可靠。

第一实施例

请参阅图1，本实施例提供一种外延结构100，包括复合基电极层1和基于复合基电极层1制作的发射极层2。

其中，复合基电极层1为双层材料结构，包括第一基电极层11和基于第一基电极层11制作的第二基电极层12。第一基电极层11的材料包括GaAs，第二基电极层12的材料包括In_xGa_1-xAs。In_xGa_1-xAs相较于GaAs是能隙较低的材料，运用在晶体管中，能够改善导电带尖峰(conduction band spiking)效应影响，降低晶体管的导通电压，降低功耗。

在第二基电极层12中，在靠近发射极层2的方向上，In含量相等，也就是说，图1中第二基电极层12从下至上In含量分布均匀、保持相等，In_xGa_1-xAs中，x的取值保持不变。

In_xGa_1-xAs中，x的取值有多种选择，可以选择的范围为0.2～0.3，本实施例中，x的取值选择0.25。也就是说，第二基电极层12中，In的组分范围可以是20％～30％中的任一固定值，本实施例中，选择In的组分为25％。

发射极层2为单层材料结构。发射极层2的材料包括GaInP。发射极层2中In含量为适配于砷化镓基电极层的固定组分。

请参阅图2，本实施例还提供上述外延结构100的制备方法，包括以下步骤：

S1：制作第一基电极层11

第一基电极层11的材料采用GaAs。在第一基电极层11的形成过程中，依材料成长需求以合适莫耳分率(mole ratio)成长该层。

S2：制作第二基电极层12

第二基电极层12的材料采用In_xGa_1-xAs。在第二基电极层12的形成过程中，x的取值选择0.25，从而按比例调制In的莫耳分率、Ga的莫耳分率，逐渐堆积形成适配的高质量第二基电极层12。

第二基电极层12的厚度可以设计为5nm或者小于该组分下(x＝0.25)的临界厚度。临界厚度是指外延层晶格不失配的情况下，单晶材料最大可成长的薄膜厚度。依理论计算，在In_xGa_1-xAs中，x＝0.25时,第二基电极层12的临界厚度约为40A,但在现今外延技术进步下,其临界厚度可成长至75A。

S3：制作发射极层2

发射极层2设计为单层材料结构，发射极层2的材料采用InGaP，在发射极层2的形成过程中，依材料成长需求以合适莫耳分率成长该层，在第二基电极层12上逐渐堆积形成发射极层2。

本实施例提供的外延结构100及其制备方法的有益效果：

1.在第一基电极层11与发射极层2之间加入第二基电极层12，第二基电极层12的材料包括In_xGa_1-xAs，In_xGa_1-xAs具有低能隙的优点，能够改善第二基电极层12与发射极层2之间的导电带尖峰效应，运用在晶体管中，能够降低导通电压，降低功耗；

2.因为In_xGa_1-xAs具有低能隙的优点，在第二基电极层12上采用Pt形成欧姆接触层更加容易，可以减薄Pt的厚度，使Pt驱入复合基电极层1的量减少，从而使器件产生界面复合电流的情况减少，使器件的信赖性测试更加稳定、可靠；

3.制备方法上只需对应调整原料的供料莫耳分率即可，制备方法便捷，成本较低。

第二实施例

本实施例提供一种外延结构100，其与第一实施例提供的外延结构100的区别在于，第二基电极层12中In的组分不同。

外延结构100包括复合基电极层1和发射极层2。复合基电极层1为双层材料结构，包括第一基电极层11和基于第一基电极层11制作的第二基电极层12。其中，第一基电极层11和发射极层2与第一实施例中的相同，这里不再赘述。

第二基电极层12中的In_xGa_1-xAs，在靠近发射极层2的方向上，x的取值逐渐增大。也就是说，图1中的第二基电极层12，In含量随着厚度的增加逐渐递增，递增的速度可以与厚度保持线性关系，也可以按照性能需要灵活设计大小关系，只要使In含量随着高度的增加有增大的趋势，都应该属于本申请要求保护的范围。

In含量逐渐增大能够提高电子的载子迁移率，保持阻值在较低的水平，运用在晶体管中，能够保证晶体管的频率特性良好。同时，第二基电极层12与发射极层2之间的导电带尖峰，随着In含量逐渐增大而降低，进一步降低晶体管的导通电压。

具体的，第二基电极层12中的In_xGa_1-xAs，在靠近发射极层2的方向上，x的取值可以选择从0.05逐渐增至0.25。也就是说，第二基电极层12中，In的组分范围为5％～25％。

在第一基电极层11上制备第二基电极层12的过程中，首先按比例调制In的莫耳分率、Ga的莫耳分率，其中，In的莫耳分率将逐渐增大，Ga的莫耳分率逐渐减小。从而实现在第二基电极层12中从下至上，In含量逐渐增大，Ga含量逐渐减小，As含量保持不变。

本实施例提供的外延结构100及其制备方法，除了具有第一实施例中的有益效果之外，还能够提高电子的载子迁移率，保持阻值在较低的水平，运用在晶体管中，能够保证晶体管的频率特性良好。同时，第二基电极层12与发射极层2之间的导电带尖峰，随着In含量逐渐增大而降低，进一步降低晶体管的导通电压。

第三实施例

本实施例提供一种外延结构100，其在第一实施例或第二实施例提供的外延结构100的基础上，进一步设计成适用于HBT(异质结双极晶体管)的外延结构100。

请参阅图3，外延结构100包括从下至上依次生长的衬底3、次集电极层4、集电极层5、复合基电极层1、发射极层2和帽盖层6。其中，复合基电极层1和发射极层2采用第一实施例或第二实施例中的结构。

此外，发射极层2的上方设置有发射极金属接触层7，发射极金属接触层7覆盖于帽盖层6、并与发射极层2欧姆接触，其中，帽盖层6上刻蚀有供发射极金属接触层7穿过的通孔。复合基电极层1上设置有基电极金属接触层8，基电极金属接触层8与复合基电极层1欧姆接触。次集电极层4上设置有集电极金属接触层9，集电极金属接触层9与次集电极层4欧姆接触。

其中，衬底3、次集电极层4、集电极层5和帽盖层6的材料可以采用GaAs。基电极金属接触层8中从下之上可以依次层叠设置Pt、Ti、Au。在第二基电极层12中，在靠近发射极层2的方向上，In含量相等或逐渐增大，都能够使在第二基电极层12上采用Pt形成欧姆接触层更加容易，可以减薄Pt的厚度，使Pt驱入复合基电极层1的量减少，从而使器件产生界面复合电流的情况减少，使器件的信赖性测试更加稳定、可靠。

本申请中只详细介绍了将外延结构100运用于HBT的例子，本申请提供的外延结构100当然还可以运用到其它结构形式的晶体管中，在这里不再赘述，只要运用了本申请中提供的复合基电极层1，都应该属于本申请要求保护的范围。

本申请中提供的外延结构100和低导通电压晶体管，还可以运用在功率放大器中，采用了本申请提供的外延结构100和低导通电压晶体管的功率放大器或其它电器，都应该属于本申请要求保护的范围。

需要说明的是，本申请中提到的数值，包括组分的取值、厚度的取值等，都只是申请人通过实验和测算获得的较为可靠的数值，而不是严格限定对应的参数只能是这些取值。本领域的技术人员可能会在本申请的方案的基础上，做进一步的实验，获得其他效果相近的取值，这些取值也没有脱离本申请的核心，也应该属于本申请要求保护的范围。

本申请的上述实施例中，复合基电极层1为双层材料结构，根据本申请中的原理，复合基电极层1还可以设计更多数量的层结构，同样能够起到本申请中复合基电极层1的技术效果，所以，在其他实施例中，可以不限定层结构的数量。

本申请的上述实施例提供的外延结构100和低导通电压晶体管采用低能隙材料，能够降低晶体管的导通电压，降低功耗；同时，第二基电极层12中从下至上In含量逐渐增加，能够提高电子的载子迁移率，保持阻值在较低的水平，保证晶体管的频率特性良好。此外，在制备工艺上只需要对应调整原料的出料速度即可，制备方法简单，成本较低。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。