阅读说明：本技术 一种多芯片堆叠封装结构及其制作方法 (Multi-chip stacking packaging structure and manufacturing method thereof ) 是由 李恒甫 曹立强 于 2019-08-29 设计创作，主要内容包括：本发明提供一种多芯片堆叠封装结构及其制作方法。上述多芯片堆叠封装结构包括：转接板,开设有贯通其正面与背面的硅通孔,所述转接板的背面开设有凹槽；第一芯片,通过第一塑封体封装在所述凹槽内；重布线结构,设置在所述转接板靠近背面的一侧,且分别与所述第一芯片和所述硅通孔电连接；第二芯片,设置在所述转接板靠近正面的一侧,且通过所述硅通孔与所述重布线结构电连接。通过转接板设置的凹糟,使第一芯片与第二芯片处于转接板不同空间位置,故第一芯片和第二芯片的封装总尺寸可以超出转接板尺寸,拓展封装空间；第一芯片无需通过硅通孔与重布线结构连接,降低了封装难度、提升了封装可行性,节约了生产成本及工序,适于大规模加工与生产。(The invention provides a multi-chip stacking packaging structure and a manufacturing method thereof. The above multi-chip stack package structure includes: the adapter plate is provided with a through silicon hole penetrating through the front surface and the back surface of the adapter plate, and the back surface of the adapter plate is provided with a groove; the first chip is packaged in the groove through the first plastic packaging body; the rewiring structure is arranged on one side, close to the back surface, of the adapter plate and is electrically connected with the first chip and the silicon through hole respectively; and the second chip is arranged on one side of the adapter plate close to the front surface and is electrically connected with the rewiring structure through the silicon through hole. The first chip and the second chip are positioned at different spatial positions of the adapter plate through the grooves arranged on the adapter plate, so that the total packaging size of the first chip and the second chip can exceed the size of the adapter plate, and the packaging space is expanded; the first chip is not required to be connected with the rewiring structure through the silicon through hole, the packaging difficulty is reduced, the packaging feasibility is improved, the production cost and the working procedures are saved, and the method is suitable for large-scale processing and production.)

一种多芯片堆叠封装结构及其制作方法

技术领域

本发明涉及半导体封装技术领域，具体涉及一种多芯片堆叠封装结构及其制作方法。

背景技术

多芯片一体化是实现产品多功能化的一种重要技术手段，随着电子产品的多功能化的要求，多芯片一体化封装得到了快速发展，同时要求多芯片封装向系统集成、高速、高频、三维、超薄方向发展。TSV(through silicon via)技术是穿透硅通孔技术的缩写，一般简称硅通孔技术，是三维集成电路中堆叠芯片实现互连的一种新的技术解决方案，被称为继引线键合(wire bonding)、载带键合(TAB)和倒装芯片(FC)之后的第4代封装技术。TSV封装技术不仅能够满足多芯片的高密度、小尺寸、多的输出终端I/O数量的要求，而且能够实现高集成，可以满足实现高性能、低延迟、高频率、大宽带等特点的产品封装需求。

现有技术中基于TSV技术的封装结构通常是在转接板的一侧封装芯片，另一侧连接重布线结构，实现芯片的平面封装，芯片尺寸和数量受转接板表面的尺寸限制的影响，即芯片的总封装尺寸不能超出转接板的尺寸，封装空间局限。

发明内容

因此，本发明要解决的技术问题在于克服现有转接板封装技术中的芯片封装为平面封装导致芯片尺寸和数量受转接板表面的尺寸限制，封装空间局限的缺陷，从而提供一种多芯片堆叠封装结构及其制备方法。

本发明第一方面提供一种多芯片堆叠封装结构，包括：

转接板，开设有贯通其正面与背面的硅通孔，所述转接板的背面开设有凹槽；

第一芯片，通过第一塑封体封装在所述凹槽内；

重布线结构，设置在所述转接板靠近背面的一侧，且分别与所述第一芯片和所述硅通孔电连接；

第二芯片，设置在所述转接板靠近正面的一侧，且通过所述硅通孔与所述重布线结构电连接。

进一步地，所述的多芯片堆叠封装结构还包括：

第一绝缘介质层，其正面包封有第一导电垫，背面包封有第二导电垫，所述第一导电垫和第二导电垫通过包封在所述第一绝缘介质层内的第一导电转移结构连接，所述第二导电垫与所述硅通孔电连接；

焊接结构，一端与所述第二芯片电连接，另一端与所述第一导电垫电连接。

进一步地，所述重布线结构包括：

第二绝缘介质层，其正面包封有第三导电垫，背面包封有第四导电垫，所述第三导电垫和第四导电垫通过包封在所述第二绝缘介质层内的第二导电转移结构连接，所述第三导电垫分别与所述硅通孔和所述第一芯片电连接；

外接焊球，与所述第四导电垫电连接。

进一步地，所述第一芯片的正面朝向所述凹槽的开口方向，所述第一芯片的正面通过第五导电垫与所述重布线结构连接。

进一步地，所述的多芯片堆叠封装结构还包括包封所述第二芯片的第二塑封体。

本发明第二方面提供一种上述的多芯片堆叠封装结构的制作方法，包括：

提供转接板，所述转接板上开设有贯通其正面与背面的硅通孔，所述转接板的背面开设有凹槽；

在所述转接板靠近正面的一侧制作导电互联结构，所述导电互联结构与所述硅通孔电连接；

在所述凹槽内放置第一芯片，制作第一塑封体包封所述第一芯片；

在所述转接板靠近背面的一侧制作重布线结构，所述重布线结构与所述硅通孔和所述第一芯片电连接；

在所述导电互联结构背离所述硅通孔的一侧放置第二芯片，通过所述导电互联结构连接所述第二芯片与所述硅通孔。

进一步地，所述多芯片堆叠封装结构的制作方法还包括：制作第二塑封体包封所述第二芯片。

进一步地，制作所述导电互联结构的方法包括：

在所述硅通孔上连接第二导电垫；

在所述第二导电垫上连接第一导电转移结构；

在所述第一导电转移结构上连接第一导电垫。

进一步地，制作所述重布线结构的方法包括：

在所述第一芯片和所述硅通孔上分别制作第三导电垫；

在所述第三导电垫上连接第二导电转移结构；

在所述第二导电转移结构上连接第四导电垫；

在所述第四导电垫上制作外接焊球。

进一步地，连接所述第二芯片与所述硅通孔的方法包括：

在所述第二芯片的正面制作焊接结构；

将所述焊接结构与所述导电互联结构焊接。

本发明技术方案，具有如下优点：

1.本发明提供的多芯片堆叠封装结构，在设置有硅通孔的转接板背面开凹槽，将第一芯片封装在凹槽内，重布线结构设置在转接板靠近背面的一侧且与第一芯片连接，第二芯片设置在转接板靠近正面的一侧，通过硅通孔与重布线结构连接，一方面，由于通过转接板设置的凹糟，使第一芯片与第二芯片处于转接板不同空间位置，因此第一芯片和第二芯片的封装总尺寸可以超出转接板的尺寸，拓展了封装空间；另一方面，由于第一芯片无需通过硅通孔与重布线结构连接，降低了封装难度、提升了封装可行性，节约了生产成本及工序，适于大规模加工与生产。

2.本发明提供的提供的多芯片堆叠封装结构，使第一芯片的正面朝向凹槽的开口方向，第一芯片的正面通过导电垫与重布线结构连接，连接结构简单有效，成本低。

3.本发明提供的多芯片堆叠封装结构的制作方法，使用的转接板开设有贯穿其的硅通孔，无需控制开孔深度，制作简便，并且第一芯片通过导电垫直接与重布线结构连接，成本低、便于操作。

附图说明

为了更清楚地说明本发明

具体实施方式

或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例中多芯片堆叠封装结构的结构示意图；

图2为本申请实施例中多芯片堆叠封装结构的俯视图；

图3为本申请实施例中多芯片堆叠封装结构的制作方法的流程示意图；

图4为本申请实施例中步骤S2得到的结构示意图；

图5为本申请实施例中步骤S3得到的结构示意图；

图6为本申请实施例中步骤S4得到的结构示意图；

图7为本申请实施例中步骤S5得到的结构示意图；

图8为本申请实施例中步骤S6得到的结构示意图。

附图标记说明：

1-转接板；2-硅通孔；3-凹槽；4-第一芯片；5-第一塑封体；6-第二芯片；7-第五导电垫；8-第三绝缘介质层；9-第六导电垫；10-第一绝缘介质层；11-第一导电垫；12-第二导电垫；13-焊接结构；14-第二塑封体；15-第二绝缘介质层；16-第三导电垫；17-第四导电垫；18-外接焊球；19-粘附层；20-载片；21-PCB板。

具体实施方式

下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

第一方面，本发明实施例提供一种多芯片堆叠封装结构。

如图1所示，上述多芯片堆叠封装结构包括：

转接板1，开设有贯通其正面与背面的硅通孔2，转接板1的背面开设有凹槽3；

第一芯片4，通过第一塑封体5封装在凹槽3内；

重布线结构，设置在转接板1靠近背面的一侧，且分别与第一芯片4和硅通孔2电连接；

第二芯片6，设置在转接板1靠近正面的一侧，且通过硅通孔2与重布线结构电连接。

本实施例提供的多芯片堆叠封装结构，在设置有硅通孔2的转接板1背面开凹槽3，将第一芯片4封装在凹槽3内，重布线结构设置在转接板1靠近背面的一侧且与第一芯片4连接，第二芯片6设置在转接板1靠近正面的一侧，通过硅通孔2与重布线结构连接，一方面，由于通过转接板1设置的凹糟3，使第一芯片4与第二芯片6处于转接板1不同空间位置，因此第一芯片4和第二芯片6的封装总尺寸可以超出转接板1的尺寸，拓展了封装空间；另一方面，由于第一芯片4无需通过硅通孔2与重布线结构连接，降低了封装难度、提升了封装可行性，节约了生产成本及工序，适于大规模加工与生产。

上述转接板1，其载体材质为硅、玻璃或其他材料，硅通孔2可以通过在载体上开通孔并在通孔内填充导电金属得到，上述导电金属一般为铜，也可以采用其他金属，上述转接板1采用现有技术中的制作方法获得，本实施例对此不作赘述。

通过化学腐蚀或者等离子刻蚀的方法在转接板1的背面制作凹槽3，凹槽3位于转接板1不设置硅通孔2的区域，凹槽3用于封装第一芯片4并与重布线结构相连，硅通孔2用于连通第二芯片6与重布线结构。上述凹槽3的底面面积、深度、形状等可根据实际需要进行调整，一般控制其深度大于第一芯片4的厚度。

本实施例对第一芯片4的类型不作出限制，例如可以为集成电路器件，还可以为应用程序处理器、中央处理器、图形处理器、内存数组、射频收发机、光子集成电路、微机电系统、浮点门阵列(FPGA)、电源管理IC、图像传感器等器件。

第一芯片4通过导电结构与重布线结构电连接，第一芯片4的正面可以朝向或背离凹槽3开口的方向，作为本实施例的优选，第一芯片4的正面朝向凹槽3的开口方向，第一芯片4的正面通过第五导电垫7与重布线结构连接。使第一芯片4的正面朝向凹槽3的开口方向，第一芯片4的正面通过第五导电垫7与重布线结构连接，连接结构简单有效，成本低。本实施例对第五导电垫7的形状、结构、大小均不作出限制，可以为凸块、铜柱或其他形状，其材质可以为铜、锡、银、镍、金等金属。

作为本实施例的优选，在转接板1上设置凹槽3的一侧形成第三绝缘介质层8，在第三绝缘介质层8中与硅通孔2对应的位置埋置第六导电垫9，使第六导电垫9与硅通孔2电连接。控制第一芯片4及第五导电垫7的厚度之和与凹槽3及第三绝缘介质层8的高度之和保持一致，通过拾取的方式把正面连接有第五导电垫7的第一芯片4正面朝上放置在凹槽3内，第五导电垫7不与第一芯片4连接的一端与第三绝缘介质层8背离硅通孔2一侧的表面齐平。其中，上述第三绝缘介质层8的材质可以为二氧化硅、氮化硅、low-K介质等无机材料，也可以聚酰亚胺(PI)、聚对苯撑苯并二噁唑(PBO)等有机材料。

上述第一塑封体5用于将第一芯片4封装在凹槽3内，第一塑封体5可以选用环氧树脂、酚醛树脂等有机材料或其他材料。作为本实施例的优选，可以通过研磨、化学腐蚀，UV光照等工艺方式实现平坦化并降低高度，使第五导电垫7的表面露出第一塑封体5且与第一塑封体5的表面齐平，用以减薄封装结构整体的厚度，以便后续工艺的进行。

本实施例对第二芯片6的类型不作出限制，例如可以为电路元器件，还可以为应用程序处理器、中央处理器、图形处理器、内存数组、射频收发机、光子集成电路、微机电系统、浮点门阵列(FPGA)、电源管理IC、图像传感器等器件。

第二芯片6通过导电结构与硅通孔2电连接，从而实现与重布线结构的导电互联。作为本实施例的优选，连接第二芯片6与硅通孔2的导电结构包括：第一绝缘介质层10，其正面包封有第一导电垫11，背面包封有第二导电垫12，第一导电垫11和第二导电垫12通过包封在第一绝缘介质层10内的第一导电转移结构连接，第二导电垫12与硅通孔2电连接；焊接结构13，一端与第二芯片6电连接，另一端与第一导电垫11电连接。

上述第一绝缘介质层10的材质可以为二氧化硅、氮化硅、low-K介质等无机材料，也可以聚酰亚胺(PI)、聚对苯撑苯并二噁唑(PBO)等有机材料。

本实施例对第一导电垫11和第二导电垫12的形状、结构、大小均不作出限制，可以为凸块、铜柱或其他形状，其材质可以为铜、锡、银、镍、金等金属。

上述的第一导电转移结构(图中未示出)可以为转移线层或者转移线层及导电孔/导电柱的结合，可以根据实际情况做出合理选择。

上述焊接结构13用于将第二芯片6与第一导电垫11电连接，其材质可以为铜、镍、锡、银、金等金属。

作为本实施例的优选，上述多芯片堆叠封装结构还包括包封第二芯片6的第二塑封体14，其中，第二塑封体14可以选用环氧树脂、酚醛树脂等有机材料或其他材料，更进一步优选地，通过研磨、化学腐蚀，UV光照等工艺方式实现平坦化并减薄第二塑封体14的厚度，以整体降低封装结构的厚度。

上述重布线结构，也即用于将第一芯片4和第二芯片6与其他器件(如PCB板21)信号导通的结构，实现第一芯片4和第二芯片6的扇出封装。作为本实施例的优选，重布线结构包括：第二绝缘介质层15，其正面包封有第三导电垫16，背面包封有第四导电垫17，第三导电垫16和第四导电垫17通过包封在第二绝缘介质层15内的第二导电转移结构连接，第三导电垫16分别与硅通孔2和第一芯片4电连接；外接焊球18，与第四导电垫17电连接。

上述第二绝缘介质层15的材质可以为二氧化硅、氮化硅、low-K介质等无机材料，也可以聚酰亚胺(PI)、聚对苯撑苯并二噁唑(PBO)等有机材料。

本实施例对第三导电垫16和第四导电垫17的形状、结构、大小均不作出限制，可以为凸块、铜柱或其他形状，其材质可以为铜、锡、银、镍、金等金属。

上述的第二导电转移结构(图中未示出)可以为转移线层或者转移线层及导电孔/导电柱的结合，可以根据实际情况做出合理选择。第三导电垫16通过上述的第六导电垫9与硅通孔2电连接，第三导电垫16通过上述的第五导电垫7与第一芯片4电连接。

外接焊球18，用于将第一芯片4和第二芯片6与其他器件(如PCB板21)实现信号互联，其材质可以为铜、镍、锡、银、金等金属，外接焊球18可以通过电镀或植球方式制作。

需要强调的是，本申请第一芯片4的数量不限于图中示出的两个，第二芯片6也不限于图中示出的两个，此外，还可以在第二芯片6上方堆叠设置其他芯片等，以上可以根据实际情况进行合理选择和搭配，本申请并不对其作出限制。

本实施例提供的多芯片堆叠封装结构适用于多种尺寸芯片封装，灵活性强。如图2所示，两个第一芯片4以及一个第二芯片6的宽度均小于转接板1的宽度，但是第一芯片4与第二芯片6之间没有宽度大小关联要求，两个第一芯片4以及一个第二芯片6的长度均小于转接板1的长度，但是第一芯片4与第二芯片6之间没有长度大小关联要求，也即，第一芯片4与第二芯片6的尺寸不会相互影响，因此能够实现多种尺寸芯片的堆叠封装。

第二方面，本发明实施例提供一种多芯片堆叠封装结构的制作方法。

如图3所示，上述多芯片堆叠封装结构的制作方法包括步骤S1-S5：

步骤S1，提供转接板1，转接板1上开设有贯通其正面与背面的硅通孔2，转接板1的背面开设有凹槽3。

上述设置有硅通孔2的转接板1采用现有技术中制作硅通孔2转接板1的方法制得。采用化学腐蚀或者等离子刻蚀的方法在转接板1的背面制作凹槽3。

步骤S2，在转接板1靠近正面的一侧制作导电互联结构，导电互联结构与硅通孔2电连接。

作为本实施例的优选，制作导电互联结构的方法包括：在硅通孔2上连接第二导电垫12；在第二导电垫12上连接第一导电转移结构；在第一导电转移结构上连接第一导电垫11。具体地，在硅通孔2上焊接第二导电垫12，在第二导电垫12上连接第一导电转移结构，第一导电转移结构再连接第一导电垫11，上述第二导电垫12、第一导电转移结构、第一导电垫11均在绝缘介质中制备，各层绝缘介质形成第一绝缘介质层10，制备第二导电垫12、第一导电转移结构、第二导电垫12的方法均属于现有技术，在此不做赘述。

作为本实施例的优选，上述制作方法还包括在转接板1开设凹槽3的一侧制作第三绝缘介质层8，并在第三绝缘介质层8中与硅通孔2对应的位置上制作第六导电垫9，例如，可以通过在通过光刻或者化学腐蚀、PVD、CVD、电镀等工艺在第三绝缘介质层8中制作通孔，通过导电金属填充形成第六导电垫9。步骤S2后得到的结构如图4所示。

步骤S3，在凹槽3内放置第一芯片4，制作第一塑封体5包封第一芯片4。

通过拾取方式将第一芯片4正面朝上放置于凹槽3内。可以预先在第一芯片4上制作第五导电垫7，再将连接有第五导电垫7的第一芯片4放置于凹槽3内，制作第一塑封体5包封第一芯片4和第五导电垫7。可以采用机械研磨、化学刻蚀、UV照射等工艺方法使第一塑封体5的表面暴露出第五导电垫7。步骤S3后得到的结构如图5所示。

步骤S4，在转接板1靠近背面的一侧制作重布线结构，重布线结构与硅通孔2和第一芯片4电连接。

作为本实施例的优选，制作重布线结构的方法包括：在第一芯片4和硅通孔2上分别制作第三导电垫16；在第三导电垫16上连接第二导电转移结构；在第二导电转移结构上连接第四导电垫17；在第四导电垫17上制作外接焊球18。

上述第三导电垫16、第二导电转移结构、第四导电垫17均在绝缘介质中制备，各层绝缘介质形成第二绝缘介质层15，制备第三导电垫16、第二导电转移结构、第四导电垫17的方法均属于现有技术，在此不做赘述。可以通过电镀或植球的方式制作外接焊球18。步骤S4后得到的结构如图6所示。

在图4-图6涉及的步骤中导电互联结构均与载片连接，图中未示出。

步骤S5，在导电互联结构背离硅通孔2的一侧放置第二芯片6，通过导电互联结构连接第二芯片6与硅通孔2。

作为本实施例的优选，连接第二芯片6与硅通孔2的方法包括：在第二芯片6的正面制作焊接结构13；将焊接结构13与导电互联结构焊接。具体地，首先将步骤S4制备的外接焊球18朝下放置并通过粘附层19与载片20连接，外接焊球18与粘附层19键合，其中，载片20可以为硅，玻璃等材料，然后在第二芯片6的正面制作焊接结构13，最后通过焊接的方法将焊接结构13与第一导电垫11焊接。步骤S5得到的结构如图7所示。

作为本实施例的进一步改进，上述制作方法还包括：

步骤S6，制作第二塑封体14包封第二芯片6。优选地，可以采用机械研磨、化学刻蚀、UV照射等工艺方法减薄第二塑封体14的厚度，以减小封装结构整体的厚度。进一步地，在完成第二塑封体14的制作之后还包括剥离粘附层19和载片20的步骤，可以通过加热、UV照射或者机械外力等拆键合的方式实现。步骤S6后得到的结构如图8所示。

本发明实施例提供的多芯片堆叠封装结构的制作方法，使用的转接板1开设有贯穿其的硅通孔2，无需控制开孔深度，制作简便，并且第一芯片4通过导电垫直接与重布线结构连接，成本低、便于操作。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。