具体实施方式

现在将详细参考本公开的示例性实施例，该示例性实施例的示例被图示在附图中。在整个附图和说明书中，相同的附图标记指代相同的元件。就此而言，本发明可以具有不同的形式并且不必被解释为限于本文中陈述的描述。因此，下面通过参考附图描述的若干示例性实施例用于解释本描述的方面。如本文中使用的，术语“和/或”包括关联列出的项目中的一个或多个的任意和所有组合。在整个公开中，表述“a、b和c中的至少一个”表示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c的全部或它们的变体。

由于本公开允许各种改变和大量实施例，因此特定实施例将在附图中被图示并且在书面描述中被描述。从下面结合附图的一个或多个实施例的详细描述，一个或多个实施例的效果和特征以及实现它们的方法将变得显而易见。然而，本公开可以以许多不同形式体现，并且不必限于本文中阐述的示例性实施例。

在以下描述的实施例中，当层、膜、区或板被称为在另一层、膜、区或板“上”时，该层、膜、区或板可以直接或间接在另一层、膜、区或板上。即，例如，可以存在中间层、膜、区或板。为便于描述，可以夸大或缩小附图中部件的尺寸。例如，由于附图中部件的尺寸和厚度可以为了便于描述被图示，因此下面的实施例不必限于此。

在以下描述的实施例中，当布线被称为“在第一方向或第二方向上延伸”时，布线可以以直线形状延伸，或者可以沿第一方向或第二方向以之字形或曲线延伸。

在以下描述的实施例中，短语“在平面图中”是指从上方观看目标部分的情况，并且短语“在截面图中”是指从侧面观看目标部分的垂直截面的情况。在以下描述的实施例中，当第一部件被称为与第二部件“重叠”时，第一部件可以被布置在第二部件上方或下方。

图1是根据本公开的示例性实施例的显示装置1的示意性概念图。

根据本实施例的显示装置1可以被实现为诸如智能电话、移动电话、导航装置、游戏机、电视(TV)、车辆主机、笔记本计算机、膝上型计算机、平板计算机、个人媒体播放器(PMP)、个人数字助理(PDA)等的电子装置。此外，电子装置可以是柔性装置。

如图1中所示，根据本实施例的显示装置1具有显示区域DA和外围区域PA。外围区域PA可以围绕显示区域DA。在实施例中，显示区域DA包括用于显示图像的像素，并且外围区域PA不包括像素。显示装置1可以包括基板101(参考图5)，并且基板101的形状不限于图1中所示的矩形形状(在xy平面上)，并且可以具有诸如圆形形状的各种形状。此外，基板101可以具有弯曲区域并且在弯曲区域中被弯曲。例如，显示装置1可以是可弯曲的。

基板101可以包括玻璃或金属。此外，基板101可以包括各种柔性或可弯曲材料。例如，基板101可以包括聚合物树脂，诸如聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯或乙酸丙酸纤维素。

在示例性实施例中，基板101具有多层结构，该多层结构包括包含以上描述的聚合物树脂的两层以及在该两层之间的包括无机材料的阻挡层。例如，阻挡层可以包括氧化硅、氮化硅和/或氧氮化硅。

多个显示元件可以被布置在显示区域DA中。例如，显示元件可以是有机发光二极管，并且可以发射红光、绿光、蓝光或白光。图1的显示装置1的显示区域DA中的(子)像素包括这种有机发光二极管，并且还包括被配置为控制有机发光二极管发光的程度的薄膜晶体管和电容器。

驱动器和诸如电源布线的布线(或线)可以被布置在外围区域PA中。此外，外围区域PA可以包括焊盘区域，该焊盘区域是电附接有诸如驱动集成电路(IC)或印刷电路板的各种电子装置的区域。焊盘区域可以包括焊盘(例如，导电元件)。用于将电信号传输到显示区域DA、印刷电路板或驱动IC的各种布线可以附接到焊盘。

图2是图示根据本公开的示例性实施例的图1的显示装置1的显示区域DA中的(子)像素的等效电路图。(子)像素可以指像素或子像素。

参考图2，(子)像素SPX包括作为显示元件的有机发光二极管OLED以及连接到有机发光二极管OLED的像素电路PC(或像素电路部分)。像素电路PC可以包括多个薄膜晶体管以及存储电容器Cst。例如，薄膜晶体管可以包括第一晶体管T1至第七晶体管T7。根据晶体管的类型(p型或n型)和/或操作条件，第一晶体管T1至第七晶体管T7中的每个的第一端子可以是源端子或漏端子，并且第一晶体管T1至第七晶体管T7中的每个的第二端子可以与第一端子不同。例如，当第一端子是源端子时，第二端子可以是漏端子。在实施例中，第一晶体管T1至第七晶体管T7可以由p沟道金属氧化物半导体场效应晶体管(MOSFET)或p沟道金属氧化物半导体(PMOS)晶体管实现。

第一晶体管T1可以被称为驱动晶体管(或驱动薄膜晶体管)。第二晶体管T2可以被称为开关晶体管(或开关薄膜晶体管)。第三晶体管T3可以被称为补偿晶体管(或补偿薄膜晶体管)。第四晶体管T4可以被称为第一初始化晶体管(或第一初始化薄膜晶体管)。第五晶体管T5可以被称为操作控制晶体管(或操作控制薄膜晶体管)。第六晶体管T6可以被称为发射控制晶体管(或发射控制薄膜晶体管)。第七晶体管T7可以被称为第二初始化晶体管(或第二初始化薄膜晶体管)。薄膜晶体管和存储电容器Cst可以连接到信号线(例如，扫描线SL、前一扫描线SL-1、下一扫描线SL+1、发射控制线EL和数据线DL)、第一初始化电压线VL1、第二初始化电压线VL2和电力电压线PL。

信号线(例如，扫描线SL、前一扫描线SL-1、下一扫描线SL+1、发射控制线EL和数据线DL)可以包括被配置为传输扫描信号Sn的扫描线SL、被配置为将前一扫描信号Sn-1传输到第一初始化薄膜晶体管T4的前一扫描线SL-1、被配置为将扫描信号Sn传输到第二初始化薄膜晶体管T7的下一扫描线SL+1、被配置为将发射控制信号En传输到操作控制薄膜晶体管T5和发射控制薄膜晶体管T6的发射控制线EL以及与扫描线SL交叉并且被配置为传输数据信号Dm的数据线DL。电力电压线PL可以被配置为将驱动电压ELVDD传输到驱动薄膜晶体管T1。第一初始化电压线VL1可以被配置为将初始化电压Vint传输到第一初始化薄膜晶体管T4。第二初始化电压线VL2可以被配置为将初始化电压Vint传输到第二初始化薄膜晶体管T7。如图2和图3所示，第一初始化电压线VL1和第二初始化电压线VL2可以呈现为同一条线，即，初始化电压线VL。具体地，图3示出了第n行中的像素的布局图，并且第n行中的第一初始化电压线VL1可以是第n-1行中的第二初始化电压线VL2。

驱动薄膜晶体管T1的驱动栅电极G1连接到存储电容器Cst的下电极CE1。驱动薄膜晶体管T1的驱动源区S1通过操作控制薄膜晶体管T5连接到电力电压线PL。驱动薄膜晶体管T1的驱动漏区D1通过发射控制薄膜晶体管T6电连接到有机发光二极管OLED的像素电极。即，响应于施加到第一节点N1的电压(例如，施加到驱动栅电极G1的电压)，驱动薄膜晶体管T1可以控制从连接到电力电压线PL的第二节点N2流到有机发光二极管OLED的电流的量。因此，驱动薄膜晶体管T1根据开关薄膜晶体管T2的开关操作接收数据信号Dm，并且将驱动电流I_OLED供给到有机发光二极管OLED。操作控制薄膜晶体管T5可以置于第二节点N2与电力电压线PL之间。

开关薄膜晶体管T2的开关栅电极G2连接到扫描线SL。开关薄膜晶体管T2的开关源区S2连接到数据线DL。开关薄膜晶体管T2的开关漏区D2连接到第二节点N2，并且因此连接到驱动薄膜晶体管T1的驱动源区S1，并且还通过操作控制薄膜晶体管T5连接到电力电压线PL。开关薄膜晶体管T2根据通过扫描线SL接收的扫描信号Sn而导通，以执行用于将通过数据线DL传输的数据信号Dm传输到驱动薄膜晶体管T1的驱动源区S1的开关操作。

补偿薄膜晶体管T3可以连接在驱动薄膜晶体管T1和有机发光二极管OLED之间的第三节点N3与第一节点N1之间，以响应于施加到补偿薄膜晶体管T3的补偿栅电极G3的电压而使驱动薄膜晶体管T1二极管连接。补偿薄膜晶体管T3的补偿栅电极G3连接到扫描线SL。补偿薄膜晶体管T3的补偿源区S3连接到驱动薄膜晶体管T1的驱动漏区D1，并且还通过发射控制薄膜晶体管T6连接到有机发光二极管OLED的像素电极。补偿薄膜晶体管T3的补偿漏区D3连接到存储电容器Cst的下电极CE1、第一初始化薄膜晶体管T4的第一初始化漏区D4和驱动薄膜晶体管T1的驱动栅电极G1。补偿薄膜晶体管T3根据通过扫描线SL接收的扫描信号Sn而导通，以将驱动薄膜晶体管T1的驱动栅电极G1和驱动漏区D1电连接，并且使驱动薄膜晶体管T1二极管连接。

第一初始化薄膜晶体管T4可以连接在第一节点N1与第一初始化电压线VL1之间，以响应于施加到第一初始化栅电极G4的电压来初始化驱动栅电极G1的电压。第一初始化薄膜晶体管T4的第一初始化栅电极G4连接到前一扫描线SL-1。第一初始化薄膜晶体管T4的第一初始化源区S4连接到第一初始化电压线VL1。第一初始化薄膜晶体管T4的第一初始化漏区D4连接到存储电容器Cst的下电极CE1、补偿薄膜晶体管T3的补偿漏区D3和驱动薄膜晶体管T1的驱动栅电极G1。第一初始化薄膜晶体管T4根据通过前一扫描线SL-1接收的前一扫描信号Sn-1而导通，以执行用于通过将初始化电压Vint传输到驱动薄膜晶体管T1的驱动栅电极G1来初始化驱动薄膜晶体管T1的驱动栅电极G1的电压的初始化操作。

操作控制薄膜晶体管T5可以连接在第二节点N2与电力电压线PL之间，并且响应于施加到操作控制栅电极G5的电压而导通。操作控制薄膜晶体管T5的操作控制栅电极G5连接到发射控制线EL。操作控制薄膜晶体管T5的操作控制源区S5连接到电力电压线PL。操作控制薄膜晶体管T5的操作控制漏区D5连接到驱动薄膜晶体管T1的驱动源区S1和开关薄膜晶体管T2的开关漏区D2。

发射控制薄膜晶体管T6可以连接在第三节点N3与有机发光二极管OLED之间，并且响应于从发射控制线EL施加到发射控制栅电极G6的电压而导通。发射控制薄膜晶体管T6的发射控制栅电极G6连接到发射控制线EL。发射控制薄膜晶体管T6的发射控制源区S6连接到驱动薄膜晶体管T1的驱动漏区D1和补偿薄膜晶体管T3的补偿源区S3。发射控制薄膜晶体管T6的发射控制漏区D6电连接到第二初始化薄膜晶体管T7的第二初始化源区S7和有机发光二极管OLED的像素电极。

当操作控制薄膜晶体管T5和发射控制薄膜晶体管T6根据通过发射控制线EL接收的发射控制信号En而同时导通(或在同一时段期间导通)时，驱动电压ELVDD被传输到有机发光二极管OLED，使得驱动电流I_OLED流过有机发光二极管OLED。

第二初始化薄膜晶体管T7的第二初始化栅电极G7连接到下一扫描线SL+1。第二初始化薄膜晶体管T7的第二初始化源区S7连接到发射控制薄膜晶体管T6的发射控制漏区D6和有机发光二极管OLED的像素电极。第二初始化薄膜晶体管T7的第二初始化漏区D7连接到第二初始化电压线VL2。

在扫描线SL和下一扫描线SL+1彼此电连接的实施例中，相同的扫描信号Sn被施加到扫描线SL和下一扫描线SL+1。因此，第二初始化薄膜晶体管T7可以根据通过下一扫描线SL+1接收的扫描信号Sn而导通，以执行初始化有机发光二极管OLED的像素电极的操作。在示例性实施例中，第二初始化薄膜晶体管T7被省略。

存储电容器Cst的上电极CE2连接到电力电压线PL，并且有机发光二极管OLED的公共电极连接到公共电压ELVSS。因此，有机发光二极管OLED可以从驱动薄膜晶体管T1接收驱动电流I_OLED并且发光，从而显示图像。在示例性实施例中，公共电压ELVSS小于驱动电压ELVDD。

尽管图2示出了具有双栅电极的补偿薄膜晶体管T3和第一初始化薄膜晶体管T4，但是在其他实施例中，补偿薄膜晶体管T3和第一初始化薄膜晶体管T4可以具有一个栅电极。

图3是图示根据本公开的示例性实施例的图2的(子)像素SPX中的多个薄膜晶体管T1至T7和存储电容器Cst的位置的示意性布局图。图4是作为图3的显示装置1的一部分的半导体层1130的示意图布局图。图5是图3的沿线A-A'、B-B'、C-C'和D-D'截取的一部分的截面图。为了方便起见，已经夸大和/或缩小了截面图中的每个部件的尺寸。这也适用于以下描述的截面图。

驱动薄膜晶体管T1、开关薄膜晶体管T2、补偿薄膜晶体管T3、第一初始化薄膜晶体管T4、操作控制薄膜晶体管T5、发射控制薄膜晶体管T6和第二初始化薄膜晶体管T7沿半导体层1130被布置。半导体层1130的一些区域可以构成驱动薄膜晶体管T1、开关薄膜晶体管T2、补偿薄膜晶体管T3、第一初始化薄膜晶体管T4、操作控制薄膜晶体管T5、发射控制薄膜晶体管T6和第二初始化薄膜晶体管T7的半导体层。即，半导体层1130的一些区域可以构成薄膜晶体管的有源区、源区或漏区。

半导体层1130可以在基板101上。缓冲层111可以在基板101上，并且半导体层1130可以在缓冲层111上。

缓冲层111可以减少或防止异物、水分或外部空气从基板101的底部的渗透，并且可以在基板101上提供平坦的表面。缓冲层111可以包括诸如氧化物或氮化物的无机材料、有机材料或者有机-无机复合材料，并且可以具有无机材料和有机材料的单层或多层结构。例如，缓冲层111可以具有在其中第一缓冲层111a和第二缓冲层111b被堆叠的结构，并且第一缓冲层111a和第二缓冲层111b可以包括彼此不同的材料。例如，第一缓冲层111a可以包括氮化硅，并且第二缓冲层111b可以包括氧化硅。

如以上描述的，在第一缓冲层111a包括氮化硅材料的实施例中，氮化硅材料包括氢。因此，布置在缓冲层111上的半导体层1130的载流子迁移率可以提高，并且因此，薄膜晶体管的电气特性可以改善。在实施例中，半导体层1130可以包括硅材料。在该实施例中，包括硅的半导体层1130与包括氧化硅的第二缓冲层111b之间的界面结合特性可以改善，并且因此，薄膜晶体管的电气特性可以改善。

半导体层1130可以包括低温多晶硅(LTPS)。多晶硅材料具有高电子迁移率(100cm²/Vs或更高)，并且因此具有低能耗和优异的可靠性。作为另一示例，半导体层1130可以包括非晶硅(a-Si)和/或氧化物半导体。可替代地，多个薄膜晶体管中的一些半导体层可以包括LTPS，并且其他一些半导体层可以包括a-Si和/或氧化物半导体。

半导体层1130的源区和漏区可以掺杂有杂质，并且杂质可以包括N型杂质或P型杂质。源区和漏区可以分别与源电极和漏电极相对应。源区和漏区可以根据薄膜晶体管的属性彼此交换。在下文中，使用术语“源区”和“漏区”代替源电极和漏电极。图2的等效电路图示出了掺杂有P型杂质的半导体层1130的特定部分，以将薄膜晶体管实现为p沟道金属氧化物半导体场效应晶体管(MOSFET)或p沟道金属氧化物半导体(PMOS)晶体管。半导体层1130的其他部分也可以掺杂有杂质，以用作被配置为将薄膜晶体管T1至T7和/或存储电容器Cst彼此电连接的布线。

第一栅绝缘层112可以被布置在半导体层1130上，并且驱动栅电极G1、扫描线SL、前一扫描线SL-1、下一扫描线SL+1和发射控制线EL可以被布置在第一栅绝缘层112上。第一栅绝缘层112可以被设置在缓冲层111上。第一栅绝缘层112可以包括氧化硅(SiO₂)、氮化硅(SiN_x)、氧氮化硅(SiON)、氧化铝(Al₂O₃)、氧化钛(TiO₂)、氧化钽(Ta₂O₅)、氧化铪(HfO₂)或氧化锌(ZnO)。

扫描线SL的与开关薄膜晶体管T2的第二有源区A2和补偿薄膜晶体管T3的第三有源区A3重叠的区域可以分别是开关栅电极G2和补偿栅电极G3。前一扫描线SL-1的与第一初始化薄膜晶体管T4的第四有源区A4重叠的区域可以是第一初始化栅电极G4。下一扫描线SL+1的与第二初始化薄膜晶体管T7的第七有源区A7(例如，第二初始化有源区)重叠的区域可以是第二初始化栅电极G7。发射控制线EL的与操作控制薄膜晶体管T5的第五有源区A5和发射控制薄膜晶体管T6的第六有源区A6重叠的区域可以分别是操作控制栅电极G5和发射控制栅电极G6。

驱动栅电极G1、扫描线SL、前一扫描线SL-1、下一扫描线SL+1和发射控制线EL可以包括包含钼(Mo)、铝(Al)、铜(Cu)或钛(Ti)的导电材料，并且可以具有包括以上描述的材料的多层或单层结构。例如，驱动栅电极G1、扫描线SL、前一扫描线SL-1、下一扫描线SL+1和发射控制线EL可以具有Mo/Al的多层结构，或者可以具有Mo/Al/Mo的多层结构。

第二栅绝缘层113可以被布置在驱动栅电极G1、扫描线SL、前一扫描线SL-1、下一扫描线SL+1和发射控制线EL上。第二栅绝缘层113可以被设置在第一栅绝缘层112上。第二栅绝缘层113可以包括氧化硅(SiO₂)、氮化硅(SiN_x)、氧氮化硅(SiON)、氧化铝(Al₂O₃)、氧化钛(TiO₂)、氧化钽(Ta₂O₅)、氧化铪(HfO₂)或氧化锌(ZnO)。

电极电压线HL、第一初始化电压线VL1和第二初始化电压线VL2可以被布置在第二栅绝缘层113上。电极电压线HL可以覆盖驱动栅电极G1的至少一部分，并且可以与驱动栅电极G1一起构成存储电容器Cst。在示例性实施例中，电极电压线HL完全覆盖驱动栅电极G1。

存储电容器Cst的下电极CE1可以与驱动薄膜晶体管T1的驱动栅电极G1一体地形成。例如，驱动薄膜晶体管T1的驱动栅电极G1可以用作存储电容器Cst的下电极CE1。电极电压线HL的与驱动栅电极G1重叠的区域可以是存储电容器Cst的上电极CE2。因此，第二栅绝缘层113可以用作存储电容器Cst的介电层。

电极电压线HL、第一初始化电压线VL1和第二初始化电压线VL2可以包括包含钼(Mo)、铝(Al)、铜(Cu)或钛(Ti)的导电材料，并且可以具有包括以上描述的材料的多层或单层结构。例如，电极电压线HL、第一初始化电压线VL1和第二初始化电压线VL2可以具有Mo/Al的多层结构，或者可以具有Mo/Al/Mo的多层结构。

层间绝缘层115被布置在电极电压线HL、第一初始化电压线VL1和第二初始化电压线VL2上。层间绝缘层115可以被设置在第二栅绝缘层113上。层间绝缘层115可以包括氧化硅(SiO₂)、氮化硅(SiN_x)、氧氮化硅(SiON)、氧化铝(Al₂O₃)、氧化钛(TiO₂)、氧化钽(Ta₂O₅)、氧化铪(HfO₂)或氧化锌(ZnO)。

数据线DL、电力电压线PL、第一初始化连接线1173a和第二初始化连接线1173b、节点连接线1174以及连接金属1175可以被布置在层间绝缘层115上。数据线DL、电力电压线PL、节点连接线1174和连接金属1175可以包括包含钼(Mo)、铝(Al)、铜(Cu)或钛(Ti)的导电材料，并且可以具有包括以上描述的材料的多层或单层结构。例如，数据线DL、电力电压线PL、节点连接线1174和连接金属1175可以具有Ti/Al/Ti的多层结构。

数据线DL可以通过接触孔1154连接到开关薄膜晶体管T2的开关源区S2。数据线DL的一部分可以与开关源区S2相对应。

电力电压线PL可以通过形成在层间绝缘层115中的接触孔1158连接到存储电容器Cst的上电极CE2。因此，电极电压线HL可以具有与电力电压线PL相同的电压电平(恒定电压)。此外，电力电压线PL可以通过接触孔1155连接到操作控制源区S5。

第一初始化电压线VL1可以通过第一初始化连接线1173a连接到第一初始化薄膜晶体管T4，并且第二初始化电压线VL2可以通过第二初始化连接线1173b以及接触孔1151和1152连接到第二初始化薄膜晶体管T7。第一初始化电压线VL1和第二初始化电压线VL2可以具有相同的恒定电压(例如，-2V等)。

在示例性实施例中，节点连接线1174的一端通过接触孔1156连接到补偿漏电极D3，并且另一端通过接触孔1157连接到驱动栅电极G1。

连接金属1175通过穿过(例如，穿透)层间绝缘层115、第二栅绝缘层113和第一栅绝缘层112的接触孔1153连接到发射控制薄膜晶体管T6的第六有源区A6。连接金属1175通过接触孔1163连接到有机发光二极管OLED的像素电极210。因此，发射控制薄膜晶体管T6可以电连接到有机发光二极管OLED的像素电极210。

平坦化层117可以被布置在数据线DL、电力电压线PL、第一初始化连接线1173a和第二初始化连接线1173b、节点连接线1174以及连接金属1175上。有机发光二极管OLED可以被布置在平坦化层117上。

尽管图2示出了一个像素电路PC，并且图3示出了一个(子)像素SPX的结构，但具有相同的像素电路PC的多个(子)像素SPX可以在第一方向(x方向)和第二方向(y方向)上被布置。多个(子)像素SPX可以共享线。例如，第一初始化电压线VL1、前一扫描线SL-1、第二初始化电压线VL2和下一扫描线SL+1可以由在第二方向(y方向)上彼此邻近的两个像素电路PC共享。

即，第一初始化电压线VL1和前一扫描线SL-1可以电连接到在基于附图的第二方向(y方向)上布置在图3的像素电路PC上方(方向+y)的另一像素电路PC的第二初始化薄膜晶体管。因此，施加到前一扫描线SL-1的前一扫描信号可以作为下一扫描信号被传输到另一像素电路PC的第二初始化薄膜晶体管。以相同的方式，第二初始化电压线VL2和下一扫描线SL+1可以电连接到在基于附图的第二方向(y方向)上布置在图3的像素电路PC下方(方向-y)的另一邻近的像素电路PC的第一初始化薄膜晶体管，并且因此可以将前一扫描信号和初始化电压传输到另一像素电路PC的第一初始化薄膜晶体管。

返回参考图5，平坦化层117可以具有平坦的上表面，使得像素电极210可以是平坦的。平坦化层117可以包括有机材料，并且可以具有单层或多层结构。平坦化层117可以包括诸如苯并环丁烯(BCB)、聚酰亚胺、六甲基二硅烷(HMDSO)、聚(甲基丙烯酸甲酯)(PMMA)或聚苯乙烯(PS)的通用商用聚合物、具有苯酚类基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、芳基醚类聚合物、酰胺类聚合物、氟类聚合物、对二甲苯类聚合物、乙烯醇类聚合物或它们的共混物。在示例性实施例中，平坦化层117包括无机材料。平坦化层117可以包括氧化硅(SiO₂)、氮化硅(SiN_x)、氧氮化硅(SiON)、氧化铝(Al₂O₃)、氧化钛(TiO₂)、氧化钽(Ta₂O₅)、氧化铪(HfO₂)或氧化锌(ZnO)。当平坦化层117包括无机材料时，在一些实施例中可以执行化学平坦化抛光。在一些实施例中，平坦化层117可以包括有机材料和无机材料两者。

有机发光二极管OLED可以包括像素电极210、公共电极230以及置于像素电极210与公共电极230之间并且包括发射层的中间层220。

像素电极210可以通过接触孔1163连接到连接金属1175，并且连接金属1175可以通过接触孔1153连接到发射控制漏区D6。像素电极210可以是(半)透射电极或反射电极。在一些实施例中，像素电极210可以包括包含Ag、Mg、Al、Pt、Pd、Au、Ni、Nd、Ir、Cr和它们的化合物的反射膜以及设置在反射膜上的透明或半透明的电极层。透明或半透明的电极层可以包括选自包括氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In₂O₃)、氧化铟镓(IGO)以及氧化铝锌(AZO)的组中的至少一种。在一些实施例中，像素电极210可以具有ITO/Ag/ITO的堆叠结构。

像素限定层119可以被布置在平坦化层117上，并且像素限定层119可以具有暴露像素电极210的中心部分的开口部分。因此，像素限定层119可以限定(子)像素SPX的发射区域。此外，像素限定层119可以通过增大像素电极210的边缘与布置在像素电极210之上的公共电极230之间的距离来防止在像素电极210的边缘处发生电弧。像素限定层119可以使用诸如聚酰亚胺、聚酰胺、丙烯酸树脂、BCB、HMDSO或酚醛树脂的有机绝缘材料通过诸如旋涂的方法来形成。

中间层220可以包括有机发射层。有机发射层可以包括有机材料，该有机材料包括发射红光、绿光、蓝光或白光的荧光或磷光材料。有机发射层可以包括低分子量有机材料或聚合物有机材料，并且诸如空穴传输层(HTL)、空穴注入层(HIL)、电子传输层(ETL)和电子注入层(EIL)的功能层可以进一步被选择性地布置在有机发射层之下以及在有机发射层上。中间层220可以与多个像素电极210中的每个相对应。然而，本公开的实施例并不限于此，并且包括在中间层220中的层当中的诸如HTL、HIL、ETL或EIL的层可以一体地形成在多个像素电极210之上。

公共电极230可以是透射电极或反射电极。在实施例中，公共电极230可以是透明或半透明电极，并且可以包括具有低功函数并且包括Li、Ca、LiF、Al、Ag、Mg和它们的化合物的金属薄膜。除了金属薄膜之外，公共电极230可以进一步包括诸如ITO、IZO、ZnO或In₂O₃的透明导电氧化物(TCO)膜。公共电极230可以一体地形成为与多个像素电极210相对应。

包括第一无机封装层310、第二无机封装层320以及在第一无机封装层310和第二无机封装层320之间的有机封装层330的封装层300可以被布置在公共电极230上。

第一无机封装层310和第二无机封装层320可以包括氧化硅(SiO₂)、氮化硅(SiN_x)、氧氮化硅(SiON)、氧化铝(Al₂O₃)、氧化钛(TiO₂)、氧化钽(Ta₂O₅)、氧化铪(HfO₂)或氧化锌(ZnO)。有机封装层330可以包括聚对苯二甲酸乙二醇酯，聚萘二甲酸乙二醇酯、聚碳酸酯、聚酰亚胺、聚乙烯磺酸盐、聚甲醛、聚芳酯、HMDSO、丙烯酸树脂(例如，PMMA、聚丙烯酸等)或它们的任意组合。

如以上描述的，第一栅绝缘层112可以被布置在半导体层1130上，并且驱动栅电极G1、扫描线SL、前一扫描线SL-1、下一扫描线SL+1和发射控制线EL可以被布置在第一栅绝缘层112上。如以上描述的，扫描线SL、前一扫描线SL-1、下一扫描线SL+1和发射控制线EL包括开关栅电极G2、补偿栅电极G3、第一初始化栅电极G4、操作控制栅电极G5、发射控制栅电极G6和第二初始化栅电极G7。因此，第一栅绝缘层112置于驱动栅电极G1、开关栅电极G2、补偿栅电极G3、第一初始化栅电极G4、操作控制栅电极G5、发射控制栅电极G6和第二初始化栅电极G7以及半导体层1130之间。

在根据本公开的示例性实施例的显示装置(例如，有机发光显示装置)中，第一栅绝缘层112的在第一有源区A1(例如，驱动有源区)与驱动栅电极G1之间的第一部分1121中的介电常数大于第一栅绝缘层112的在第三有源区A3(例如，补偿有源区)与补偿栅电极G3之间的第二部分1122中的介电常数。

如以上参考图2描述的，驱动薄膜晶体管T1根据开关薄膜晶体管T2的开关操作接收数据信号Dm，并且将驱动电流I_OLED供给到有机发光二极管OLED。即，驱动薄膜晶体管T1的驱动栅电极G1与驱动源区S1之间的电压确定流过有机发光二极管OLED的驱动电流I_OLED。就此而言，当若干像素的驱动薄膜晶体管T1的阈值电压V_th彼此不同时，即使相同的数据信号Dm被施加到该若干像素，流过有机发光二极管OLED的驱动电流I_OLED的大小也彼此不同。在流过有机发光二极管OLED的驱动电流I_OLED的大小在相同的数据信号Dm被施加到该若干像素时彼此不同的情况下，显示装置可能无法显示高质量图像。

补偿薄膜晶体管T3可以连接到驱动薄膜晶体管T1中的每个驱动薄膜晶体管T1，以防止驱动薄膜晶体管T1中的阈值电压V_th的影响。因此，即使若干像素的驱动薄膜晶体管T1的阈值电压V_th彼此不同，当相同的数据信号Dm被施加到该若干像素时，流过有机发光二极管OLED的驱动电流I_OLED的大小也可以几乎彼此相同。

然而，即使利用补偿薄膜晶体管T3，像素也可能无法显示高质量图像。在补偿了驱动薄膜晶体管T1的驱动栅电极G1与驱动源区S1之间的电压差中的阈值电压V_th之后，补偿薄膜晶体管T3完全截止以防止在从驱动薄膜晶体管T1到有机发光二极管OLED的方向上流动的电流在第三节点N3处流到补偿薄膜晶体管T3。然而，即使当补偿薄膜晶体管T3截止时，也存在从补偿薄膜晶体管T3的补偿源区S3流到补偿漏区D3的漏电流。当这种漏电流的大小在补偿薄膜晶体管T3中彼此不同时，即使相同的数据信号Dm被施加到若干像素，流过有机发光二极管OLED的驱动电流I_OLED的大小也彼此不同。在流过有机发光二极管OLED的驱动电流I_OLED的大小在相同的数据信号Dm被施加到该若干像素时彼此不同的情况下，显示装置可能无法显示高质量图像。

此外，寄生电容可以存在于补偿薄膜晶体管T3的第三有源区A3与补偿栅电极G3之间，从而导致在显示装置中出现反冲现象。反冲现象是指显示装置的屏幕闪烁的闪烁现象，或者残留图像留在屏幕上的现象。

然而，在根据本公开的至少一个示例性实施例的有机发光显示装置中，第一栅绝缘层112的在第一有源区A1与驱动栅电极G1之间的第一部分1121中的介电常数大于第一栅绝缘层112的在第三有源区A3与补偿栅电极G3之间的第二部分1122中的介电常数。即，第一栅绝缘层112的在第三有源区A3与补偿栅电极G3之间的第二部分1122中的介电常数小于第一栅绝缘层112的在第一有源区A1与驱动栅电极G1之间的第一部分1121中的介电常数。

当第一栅绝缘层112的在第三有源区A3与补偿栅电极G3之间的第二部分1122中的介电常数减小时，在第三有源区A3与补偿栅电极G3之间的寄生电容可以减小，并且因此，可以防止或减少反冲现象，并且可以减小补偿薄膜晶体管T3中的漏电流的大小。当补偿薄膜晶体管T3中的漏电流的大小减小时，补偿薄膜晶体管T3中的漏电流的大小的差异也减小。因此，根据本公开的至少一个示例性实施例的显示装置可以显示高质量图像。

在示例性实施例中，第一栅绝缘层112的在第六有源区A6与发射控制栅电极G6之间的第四部分1124中的介电常数与第一栅绝缘层112的在第一有源区A1与驱动栅电极G1之间的第一部分1121中的介电常数相同。这也适用于稍后描述的实施例及其修改。

如图5中所示，第一栅绝缘层112的在第三有源区A3与补偿栅电极G3之间的第二部分1122可以是在其中补偿栅电极G3与第三有源区A3彼此重叠的部分。当补偿栅电极G3和第三有源区A3被称为彼此重叠时，这意味着当从与基板101垂直的方向或与补偿栅电极G3的上表面垂直的方向观看时，补偿栅电极G3和第三有源区A3彼此重叠。如图3至图5中所示，当补偿薄膜晶体管T3具有双栅电极时，在补偿薄膜晶体管T3中，第一栅绝缘层112可以具有彼此间隔开的两个第二部分1122。

如以上描述的，补偿薄膜晶体管T3中的寄生电容出现在补偿栅电极G3与第三有源区A3之间。因此，当从与基板101垂直的方向或与补偿栅电极G3的上表面垂直的方向观看时，在第一栅绝缘层112中具有比第一部分1121低的介电常数的第二部分1122的面积可以至少与补偿栅电极G3的与第三有源区A3重叠的部分的面积相同。

在布置在不同层上的两个部件中，寄生电容不仅出现于在与基板101垂直的方向上彼此重叠的部件的部分之间。因此，为了减小寄生电容，如图6中所示，图6为根据示例性实施例的显示装置的一部分的示意性截面图，当从与基板101垂直的方向或与补偿栅电极G3的上表面垂直的方向观看时，在第一栅绝缘层112中具有比第一部分1121低的介电常数的第二部分1122的面积大于补偿栅电极G3的与第三有源区A3重叠的部分的面积。

此外，如图7中所示，图7为根据示例性实施例的显示装置的一部分的示意性截面图，在具有双栅电极的补偿薄膜晶体管T3中，在第一栅绝缘层112中具有比第一部分1121低的介电常数的第二部分1122可以不仅对应于彼此间隔开的补偿栅电极G3，而且对应于补偿栅电极G3之间的部分(即，两个第三有源区A3之间的区A3a)。

因此，可以防止或减少补偿薄膜晶体管T3中的反冲现象，并且可以减小补偿薄膜晶体管T3中的漏电流的大小。当补偿薄膜晶体管T3中的漏电流的大小减小时，补偿薄膜晶体管T3中的漏电流的大小的差异也减小。因此，根据本公开的至少一个示例性实施例的显示装置可以显示高质量图像。

在本公开的示例性实施例中，通过各种方法，第一栅绝缘层112的在第三有源区A3与补偿栅电极G3之间的第二部分1122中的介电常数小于第一栅绝缘层112的在第一有源区A1与驱动栅电极G1之间的第一部分1121中的介电常数。

当第一栅绝缘层112包括氧化硅时，第二部分1122中每单位体积的氧原子的数量可以大于第一部分1121中每单位体积的氧原子的数量，使得第二部分1122中的介电常数小于第一部分1121中的介电常数。氧化硅可以被指代为SiOx，其中x为每硅原子的氧原子的数量。当在SiOx中x为1.6至1.8时，氧化硅的介电常数为4.6至4.7。当在SiOx中x为1.9至2.0时，氧化硅的介电常数为4.0或更小。因此，随着氧化硅层中每单位体积的氧原子的数量增大，氧化硅层的介电常数降低，并且结果，寄生电容的尺寸可以减小。氧化硅层的介电常数随着氧化硅层中每单位体积的氧原子的数量的增大而降低的原因是结合能增大以及由于电场随着氧的量的增大而减少引起的极化现象。

当第一栅绝缘层112包括氧化硅时，第二部分1122可以包括氟或碳，使得第二部分1122中的介电常数小于第一部分1121中的介电常数。即，第一栅绝缘层112的第一部分1121可以包括SiOx，并且第二部分1122可以包括SiOF或SiOC。在SiO₂的情况下，介电常数为大约4.2，而在SiOF或SiOC的情况下，如果F或C的原子百分比为3.1，则介电常数为3.8，如果F或C的原子百分比为7.0，则介电常数为3.4，并且如果F或C的原子百分比为10.0，则介电常数为3.3。因此，当第一栅绝缘层112包括氧化硅时，第二部分1122可以包括氟或碳，使得第二部分1122中的介电常数小于第一部分1121中的介电常数。

尽管已经主要描述了驱动薄膜晶体管T1和补偿薄膜晶体管T3，但以上描述可以应用与除了补偿薄膜晶体管T3之外的第一初始化薄膜晶体管T4。

第一初始化薄膜晶体管T4初始化驱动薄膜晶体管T1的驱动栅电极G1的电压。然而，由于在第一初始化薄膜晶体管T4截止之后，漏电流存在于第一初始化薄膜晶体管T4中，因此驱动薄膜晶体管T1的驱动栅电极G1的电压可能无意地变化。具体地，当第一初始化薄膜晶体管T4的漏电流的大小在多个像素中彼此不同时，驱动栅电极G1的电压变化的程度在多个像素中彼此不同。这最终导致由显示装置显示的图像的质量劣化。

在示例性实施例中，第一栅绝缘层112的在第一有源区A1与驱动栅电极G1之间的第一部分1121中的介电常数大于第一栅绝缘层112的在第四有源区A4(例如，初始化区)与第一初始化栅电极G4之间的第三部分1123中的介电常数，以防止图像的质量劣化。即，第一栅绝缘层112的在第四有源区A4与第一初始化栅电极G4之间的第三部分1123中的介电常数可以小于第一栅绝缘层112的在第一有源区A1与驱动栅电极G1之间的第一部分1121中的介电常数。

当第一栅绝缘层112的在第四有源区A4与第一初始化栅电极G4之间的第三部分1123中的介电常数减小时，第四有源区A4与第一初始化栅电极G4之间的寄生电容可以减小，并且因此，第一初始化薄膜晶体管T4中的漏电流的大小可以减小。当第一初始化薄膜晶体管T4中的漏电流的大小减小时，第一初始化薄膜晶体管T4中的漏电流的大小的差异也减小。因此，根据至少一个示例性实施例的显示装置可以显示高质量图像。

如图5中所示，第一栅绝缘层112的在第四有源区A4与第一初始化栅电极G4之间的第三部分1123可以是在其中第一初始化栅电极G4与第四有源区A4彼此重叠的部分。当第一初始化栅电极G4和第四有源区A4被称为彼此重叠时，这意味着当从与基板101垂直的方向或与第一初始化栅电极G4的上表面垂直的方向观看时，第一初始化栅电极G4和第四有源区A4彼此重叠。如图3至图5中所示，当第一初始化薄膜晶体管T4具有双栅电极时，在第一初始化薄膜晶体管T4中，第一栅绝缘层112可以具有彼此间隔开的两个第三部分1123。

如以上描述的，第一初始化薄膜晶体管T4中的寄生电容出现在第一初始化栅电极G4与第四有源区A4之间。因此，当从与基板101垂直的方向或与第一初始化栅电极G4的上表面垂直的方向观看时，在第一栅绝缘层112中具有比第一部分1121低的介电常数的第三部分1123的面积至少与第一初始化栅电极G4的与第四有源区A4重叠的部分的面积相同。

在布置在不同层上的两个部件中，寄生电容不仅出现于在与基板101垂直的方向上彼此重叠的部件的部分之间。因此，为了减小寄生电容，如图6中所示，图6为根据示例性实施例的显示装置的一部分的示意性截面图，当从与基板101垂直的方向或与第一初始化栅电极G4的上表面垂直的方向观看时，在第一栅绝缘层112中具有比第一部分1121低的介电常数的第三部分1123的面积可以大于第一初始化栅电极G4的与第四有源区A4重叠的部分的面积。

此外，如图7中所示，图7为根据示例性实施例的显示装置的一部分的示意性截面图，在具有双栅电极的第一初始化薄膜晶体管T4中，在第一栅绝缘层112中具有比第一部分1121低的介电常数的第三部分1123可以不仅对应于彼此间隔开的第一初始化栅电极G4，而且对应于第一初始栅电极G4之间的部分(即，两个第四有源区A4之间的区A4a)。

因此，可以减小第一初始化薄膜晶体管T4中的漏电流的大小。当第一初始化薄膜晶体管T4中的漏电流的大小减小时，第一初始化薄膜晶体管T4中的漏电流的大小的差异也减小。因此，根据至少一个示例性实施例的显示装置可以显示高质量图像。

在示例性实施例中，通过各种方法中的一种，可以使第一栅绝缘层112的在第四有源区A4与第一初始化栅电极G4之间的第三部分1123中的介电常数小于第一栅绝缘层112的在第一有源区A1与驱动栅电极G1之间的第一部分1121中的介电常数。如以上描述的，当第一栅绝缘层112包括氧化硅时，第三部分1123中每单位体积的氧原子的数量可以大于第一部分1121中每单位体积的氧原子的数量，使得第三部分1123中的介电常数小于第一部分1121中的介电常数。可替代地，当第一栅绝缘层112包括氧化硅时，第三部分1123可以包括氟或碳，使得第三部分1123中的介电常数小于第一部分1121中的介电常数。即，第一栅绝缘层112的第一部分1121可以包括SiOx，并且第三部分1123可以包括SiOF或SiOC。

与第一初始化薄膜晶体管T4有关的以上描述也可以应用于第二初始化薄膜晶体管T7。

第二初始化薄膜晶体管T7可以根据通过下一扫描线SL+1接收的扫描信号Sn而导通，以执行初始化有机发光二极管OLED的像素电极的操作。然而，由于在第二初始化薄膜晶体管T7截止之后，漏电流存在于第二初始化薄膜晶体管T7中，因此流到有机发光二极管OLED的电流可能无意地变化。具体地，当第二初始化薄膜晶体管T7的漏电流的大小在多个像素中彼此不同时，流到有机发光二极管OLED的电流变化的程度在多个像素中彼此不同。这可能最终导致由显示装置显示的图像的质量劣化。

在示例性实施例中，第一栅绝缘层112的在第一有源区A1与驱动栅电极G1之间的第一部分1121中的介电常数大于第一栅绝缘层112的在第七有源区A7与第二初始化栅电极G7之间的第五部分中的介电常数，以防止图像质量的劣化。即，第一栅绝缘层112的在第七有源区A7与第二初始化栅电极G7之间的第五部分中的介电常数小于第一栅绝缘层112的在第一有源区A1与驱动栅电极G1之间的第一部分1121中的介电常数。作为参考，截面图中的第七有源区A7、第二初始化栅电极G7和第五部分的结构可以与图5至图7的截面图中所示的第六有源区A6、发射控制栅电极G6和第四部分1124的结构相同。这也适用于稍后描述的实施例及其修改。

当第一栅绝缘层112的在第七有源区A7与第二初始化栅电极G7之间的第五部分中的介电常数减小时，第七有源区A7与第二初始化栅电极G7之间的寄生电容可以减小，并且因此，第二初始化薄膜晶体管T7中的漏电流的大小可以减小。当第二初始化薄膜晶体管T7中的漏电流的大小减小时，第二初始化薄膜晶体管T7中的漏电流的大小的差异也减小。因此，根据至少一个示例性实施例的显示装置可以显示高质量图像。

第一栅绝缘层112的在第七有源区A7与第二初始化栅电极G7之间的第五部分可以是在其中第二初始化栅电极G7与第七有源区A7彼此重叠的部分。当第二初始化栅电极G7和第七有源区A7被称为彼此重叠时，这意味着当从与基板101垂直的方向或与第二初始化栅电极G7的上表面垂直的方向观看时，第二初始化栅电极G7和第七有源区A7彼此重叠。

如以上描述的，第二初始化薄膜晶体管T7中的寄生电容可能出现在第二初始化栅电极G7与第七有源区A7之间。因此，根据示例性实施例，当从与基板101垂直的方向或与第二初始化栅电极G7的上表面垂直的方向观看时，在第一栅绝缘层112中具有比第一部分1121低的介电常数的第五部分的面积至少与第二初始化栅电极G7的与第七有源区A7重叠的部分的面积相同。即，由于在图5中第一栅绝缘层112的第四部分1124的面积与发射控制栅电极G6的与第六有源区A6重叠的部分的面积相同，因此在第一栅绝缘层112中具有比第一部分1121低的介电常数的第五部分的面积与第二初始化栅电极G7的与第七有源区A7重叠的部分的面积相同。

在布置在不同层上的两个部件中，寄生电容不仅出现于在与基板101垂直的方向上彼此重叠的部件的部分之间。当从与基板101垂直的方向或与第二初始化栅电极G7的上表面垂直的方向观看时，在第一栅绝缘层112中具有比第一部分1121低的介电常数的第五部分的面积大于第二初始化栅电极G7的与第七有源区A7重叠的部分的面积，以减小寄生电容。即，由于在图6中第一栅绝缘层112的第四部分1124的面积大于发射控制栅电极G6的与第六有源区A6重叠的部分的面积，因此在第一栅绝缘层112中具有比第一部分1121低的介电常数的第五部分的面积大于第二初始化栅电极G7的与第七有源区A7重叠的部分的面积。

因此，可以减小第二初始化薄膜晶体管T7中的漏电流的大小。当第二初始化薄膜晶体管T7中的漏电流的大小减小时，第二初始化薄膜晶体管T7中的漏电流的大小的差异也减小。因此，根据至少一个示例性实施例的显示装置可以显示高质量图像。

在示例性实施例中，通过各种方法中的一种，可以使第一栅绝缘层112的在第七有源区A7与第二初始化栅电极G7之间的第五部分中的介电常数小于第一栅绝缘层112的在第一有源区A1与驱动栅电极G1之间的第一部分1121中的介电常数。如以上描述的，当第一栅绝缘层112包括氧化硅时，第五部分中每单位体积的氧原子的数量可以大于第一部分1121中每单位体积的氧原子的数量，使得第五部分中的介电常数小于第一部分1121中的介电常数。可替代地，当第一栅绝缘层112包括氧化硅时，第五部分可以包括氟或碳，使得第五部分中的介电常数小于第一部分1121中的介电常数。即，第一栅绝缘层112的第一部分1121可以包括SiOx，并且第五部分可以包括SiOF或SiOC。

尽管已经描述了根据示例性实施例的显示装置，但本公开并不限于此。将理解，制造这种显示装置的方法也落入本公开的范围内。

例如，如图5中所示，具有第一有源区A1和第三有源区A3的半导体层1130形成在基板101之上，并且覆盖半导体层1130的第一栅绝缘层112被形成。第一栅绝缘层112可以包括例如氧化硅。另外，氧离子、氟离子或碳离子可以被注入到第一栅绝缘层112的与第三有源区A3相对应的第二部分1122中。

通过使用光刻胶形成覆盖第一栅绝缘层112但仅暴露第二部分1122的掩模层并将氧离子、氟离子或碳离子注入到第一栅绝缘层112中，或者通过执行远程等离子体处理，氧离子、氟离子或碳离子可以被注入到第一栅绝缘层112的与第三有源区A3相对应的第二部分1122中。然后，掩模层可以被移除，并且热处理可以被执行以激活注入的离子。

然后，与第一有源区A1相对应的驱动栅电极G1和与第三有源区A3相对应的补偿栅电极G3可以形成在第一栅绝缘层112上，以形成具有第一有源区A1和驱动栅电极G1并被配置为控制流到有机发光二极管OLED的驱动电流I_OLED的量的驱动薄膜晶体管T1以及具有第三有源区A3和补偿栅电极G3的补偿薄膜晶体管T3。补偿薄膜晶体管T3可以被配置为响应于施加到补偿栅电极G3的电压而使驱动薄膜晶体管T1二极管连接，并且然后，电连接到驱动薄膜晶体管T1的有机发光二极管OLED可以被形成，以制造有机发光显示装置。

如图5中所示，半导体层1130可以形成在基板101之上，以具有除了第一有源区A1和第三有源区A3之外的第四有源区A4，并且覆盖半导体层1130的第一栅绝缘层112可以被形成。第一栅绝缘层112可以包括例如氧化硅。另外，氧离子、氟离子或碳离子可以被注入到第一栅绝缘层112的与第四有源区A4相对应的第三部分1123中。

可以以与将氧离子、氟离子或碳离子注入到第一栅绝缘层112的与第三有源区A3相对应的第二部分1122中相同的方式将氧离子、氟离子或碳离子注入到第一栅绝缘层112的与第四有源区A4相对应的第三部分1123中。氧离子、氟离子或碳离子可以在同一工艺期间被同时注入到第二部分1122和第三部分1123中。

然后，当与第一有源区A1相对应的驱动栅电极G1和与第三有源区A3相对应的补偿栅电极G3形成在第一栅绝缘层112上时，也可以利用相同的材料同时形成第一初始化栅电极G4，以形成驱动薄膜晶体管T1、补偿薄膜晶体管T3和第一初始化薄膜晶体管T4。然后，电连接到驱动薄膜晶体管T1的有机发光二极管OLED可以被形成，以制造有机发光显示装置。

可以以与以上描述的方式不同的方式来制造显示装置。例如，根据示例性实施例，在制造显示装置的方法中，如图5中所示，具有第一有源区A1和第三有源区A3的半导体层1130形成在基板101之上，并且覆盖半导体层1130的第一栅绝缘层112被形成。第一栅绝缘层112可以包括例如氧化硅。然后，在该方法的实施例中，硅离子被注入到第一栅绝缘层112的与第一有源区A1相对应的第一部分1121中。即，当第一栅绝缘层112被形成时，氧化硅层可以被形成为每单位体积具有大量的氧原子，并且硅离子可以被注入到第一栅绝缘层112中的具有相对高的介电常数的第一部分1121中。因此，可以增大第一部分1121中的介电常数。例如，当第一栅绝缘层112被形成时，包括氧化硅的层可以被形成为使得每单位体积包括的氧原子的数量是每单位体积包括的硅原子的数量的1.9倍或更多倍。

通过使用光刻胶形成覆盖第一栅绝缘层112但仅暴露第一部分1121的掩模层并将硅离子注入到第一栅绝缘层112中，或者通过执行远程等离子体处理，硅离子可以被注入到第一栅绝缘层112的与第一有源区A1相对应的第一部分1121中。然后，掩模层可以被移除，并且热处理可以被执行以激活注入的离子。

在该方法的示例性实施例中，硅离子被注入到第一栅绝缘层112的除了第一栅绝缘层112的第二部分1122之外的部分中。在本实施例中，掩模层可以仅被布置在第一栅绝缘层112的第二部分1122上，以防止硅离子被注入到第二部分1122中。

然后，与第一有源区A1相对应的驱动栅电极G1和与第三有源区A3相对应的补偿栅电极G3可以形成在第一栅绝缘层112上，以形成具有第一有源区A1和驱动栅电极G1并被配置为控制流到有机发光二极管OLED的驱动电流I_OLED的量的驱动薄膜晶体管T1以及具有第三有源区A3和补偿栅电极G3的补偿薄膜晶体管T3。补偿薄膜晶体管T3被配置为响应于施加到补偿栅电极G3的电压而使驱动薄膜晶体管T1二极管连接。然后，电连接到驱动薄膜晶体管T1的有机发光二极管OLED可以被形成，以制造有机发光显示装置。

如图5中所示，半导体层1130可以形成在基板101之上，以具有除了第一有源区A1和第三有源区A3之外的第四有源区A4，并且覆盖半导体层1130的第一栅绝缘层112可以被形成。第一栅绝缘层112可以包括每单位体积具有大量氧原子的氧化硅。另外，硅离子可以被注入到第一栅绝缘层112的与第一有源区A1相对应的第一部分1121中。

硅离子可以被注入到除第一栅绝缘层112的第二部分1122和第三部分1123之外的部分中。在此情况下，掩模层仅被布置在第一栅绝缘层112的第二部分1122和第三部分1123上。

然后，当与第一有源区A1相对应的驱动栅电极G1和与第三有源区A3相对应的补偿栅电极G3形成在第一栅绝缘层112上时，也可以利用相同的材料同时形成第一初始化栅电极G4，以形成驱动薄膜晶体管T1、补偿薄膜晶体管T3和第一初始化薄膜晶体管T4。然后，电连接到驱动薄膜晶体管T1的有机发光二极管OLED可以被形成，以制造有机发光显示装置。

在本公开的示例性实施例中，第一栅绝缘层112的第二部分1122的面积和/或第三部分1123的面积与以上参考图5至图7描述的面积相同。

在以上描述的制造方法中，诸如将氧离子、氟离子或碳离子注入到第一栅绝缘层112的与第四有源区A4相对应的第三部分1123中的处理也可以应用于第一栅绝缘层112的与第七有源区A7相对应的第五部分。

根据以上描述的实施例中的至少一个，被配置为显示高质量图像的有机发光显示装置和制造被配置为显示高质量图像的有机发光显示装置的方法可以被实现。然而，本公开的实施例并不限于提供更高质量的图像，并且可以提供其他益处。

应理解，本文中描述的实施例应被视为是描述性意义上的，并且不用于限制的目的。每个实施例内的特征或方面的描述应典型地被认为是可用于其它实施例中的其它相似特征或方面。尽管已经参考附图描述了一个或多个实施例，但是本领域普通技术人员将理解，可以在一个或多个实施例中进行形式上和细节上的各种修改，而不背离本公开的精神和范围。