量子位网络非易失性标识
阅读说明：本技术 量子位网络非易失性标识 (Qubit network non-volatile identification ) 是由 S·罗森布拉特 J·B·赫茨伯格 M·布林克 于 2017-12-06 设计创作，主要内容包括：一种技术涉及超导芯片。谐振单元具有谐振频率,并且谐振单元被配置为超导谐振器。约瑟夫森结位于谐振单元中,一个或多个约瑟夫森结具有短路的隧道势垒。(One technique involves superconducting chips. The resonance unit has a resonance frequency, and the resonance unit is configured as a superconducting resonator. Josephson junctions are located in the resonant cells, one or more of the Josephson junctions having a short-circuited tunnel barrier.)
背景技术
本发明总体上涉及超导装置。更具体地，本发明涉及量子位网络非易失性标识。
非易失性存储器、NVM或非易失性存储是一种计算机存储器，即使在重新通电后(即，反复关闭打开)也可以检索存储的信息。非易失性存储器的示例包括只读存储器、闪存、铁电随机存取存储器、大多数类型的磁性计算机存储设备(例如，硬盘驱动器、软盘和磁带)、光盘和早期计算机存储方法例如纸带和打孔卡。非易失性存储器通常用于辅助存储或长期持久性存储的任务。如今，最广泛使用的主存储形式是易失性形式的随机存取存储器(RAM)，这意味着当计算机关闭时，RAM中包含的所有内容都会丢失。非易失性数据存储可以分为电寻址系统(只读存储器)和机械寻址系统(硬盘、光盘、磁带、全息存储器等)。
在计算中，eFUSE是发明的一项技术，它允许对计算机芯片进行动态实时重新编程。计算机逻辑通常被“蚀刻”或“硬编码”到芯片上，并且在芯片制造完成后不能更改。通过利用一组eFUSE，芯片制造商可以允许芯片上的电路在运行时进行更改。此外，eFUSE可以用来标识芯片或将有关故障位的信息存储在其他存储器中，以用冗余位对其进行替换以引用一些应用程序。
需要使用非易失性存储器/设备来创建标识的新方式，特别是与非传统计算平台兼容的存储元件。随着承载在低温下运行的超导芯片的系统数量的增加，对此类芯片的非易失性存储器的需求也在增加。可以通过标识来实现在这种芯片的网络上分配工作负载，而标识又可以用非易失性存储器来实现。但是，很少有简单的非易失性存储器可与低温条件下的操作兼容。
发明内容
根据本发明，提供了一种一种超导芯片，包括：具有谐振频率的谐振单元，其中，谐振单元被配置为超导谐振器；和谐振单元中的约瑟夫森结，其中一个或多个约瑟夫森结具有短路的隧道势垒。
根据本发明的第二方面，提供了一种形成超导芯片的方法，包括：提供具有谐振频率的谐振单元，约瑟夫森结位于谐振单元中；并使一个或多个约瑟夫森结具有短路的隧道势垒。
根据本发明的第三方面，提供了一种标识超导芯片的方法，该方法包括：接收第一谐振频率和第二谐振频率，第一谐振频率在预定频带内，第二谐振频率在预定频带外，其中第二谐振频率在不同的预定义频带内具有预期的频率位置；使第一表示与预定频带内的每个第一谐振频率相关；使第二表示与每个第二谐振频率的预期频率位置相关，其中，第一表示和第二表示的组合标识超导芯片。
根据本发明的第四方面，提供了一种引起对超导芯片的识别的方法，包括：使超导芯片提供来自谐振单元的谐振频率，该谐振频率包括预定频带内的第一谐振频率和预定频带外的第二谐振频率，其中第二谐振频率各自在不同的预定频带具有预期的频率位置；将第一表示与预定频带内的每个第一谐振频率相关联，将第二表示与每个第二谐振频率的预期频率位置相关联，其中，第一表示和第二表示的组合是超导芯片的当前标识；确定先前存储的标识与超导芯片的当前标识匹配。
根据本发明的第五方面，提供了一种超导芯片，包括：在第一谐振单元中的一个或多个未短路的约瑟夫森结，第一谐振单元具有第一谐振频率，其中，一个或多个未短路的约瑟夫森结使第一谐振频率存在于预定频带内预定频段是预先确定的；第二谐振单元中的一个或多个短路的约瑟夫森结，第二谐振单元具有第二谐振频率，其中，一个或多个短路的约瑟夫森结导致第二谐振频率不在预定频带内。超导芯片的标识包括在预定频带内第一谐振频率的存在和第二谐振频率的不存在的表示。
通过本发明的技术实现了其他的技术特征和益处。本文详细描述了本发明的实施例和各个方面，并且将其视为所要求保护的主题的一部分。为了更好的理解，请参考详细说明和附图。
附图说明
在说明书的结尾处，在权利要求书中特别指出并明确要求保护本文所述的专有权的细节。通过以下结合附图的详细描述，本发明的实施例的前述和其他特征以及优点将变得显而易见，其中：
图1描绘了根据本发明实施例的提供超导量子位芯片的标识的标识系统的示意图；
图2描绘了根据本发明实施例的提供超导量子位芯片的标识的标识系统的示意图；
图3描绘了根据本发明实施例的标识系统的示意图，其中谐振单元被共同寻址；
图4描绘了根据本发明实施例的标识系统的示意图，其中谐振单元被单独寻址；
图5A描绘了根据本发实施例的谐振单元配置的示意图；
图5B描绘了根据本发实施例的谐振单元配置的示意图；
图5C描绘了根据本发实施例的谐振单元配置的示意图；
图5D描绘了根据本发实施例的谐振单元配置的示意图；
图5E描绘了根据本发实施例的谐振单元配置的示意图；
图5F描绘了根据本发实施例的谐振单元配置的示意图；
图5G描绘了根据本发实施例的谐振单元配置的示意图；
图5H描绘了根据本发实施例的谐振单元配置的示意图；
图6A描绘了根据本发明实施例的示例谐振单元阵列；
图6B描绘了根据本发明实施例的已编程示例谐振单元阵列；
图6C描绘了根据本发明实施例的未编程谐振单元阵列的频谱；
图6D描绘了根据本发明实施例的编程谐振单元阵列的频谱；
图7A描绘了根据本发明实施例的示例谐振单元阵列；
图7B描绘了根据本发明实施例的编程示例谐振单元阵列；
图8描绘了根据本发明实施例的超导芯片的示例标识；
图9描绘了根据本发明实施例的形成超导芯片的方法的流程图；
图10描绘了根据本发明实施例的标识超导芯片的方法的流程图；
图11描绘了根据本发明实施例的引起超导芯片标识的方法的流程图；
图12A描绘了根据本发明实施例的具有未短路约瑟夫森结的谐振单元的局部视图；
图12B描绘了根据本发明实施例的具有短路的约瑟夫森结的谐振单元的局部视图；
图13A描绘了根据本发明实施例的具有未短路约瑟夫森结的谐振单元的局部视图；
图13B描绘了根据本发明实施例的具有短路的约瑟夫森结的谐振单元的局部视图。
本文所描绘的图是说明性的。在不脱离本发明的范围的情况下，图或其中描述的操作可以有许多变型。例如，可以以不同的顺序执行动作，或者可以添加、删除或修改动作。而且，术语“耦合”及其变型描述了在两个元件之间具有通信路径，并且并不意味着元件之间没有中间元件/连接的直接连接。所有这些变体都被视为规范的一部分。
在附图中以及在对公开的实施例进行的详细描述之后，在附图中示出的各个元件设有两个或三个数字的附图标记。除少数例外，每个参考数字的最左边的数字与该元素的第一个图相对应。
具体实施方式
为了简洁起见，本文中可能会或可能不会详细描述与半导体器件和集成电路(IC)制造相关的常规技术。此外，本文描述的各种任务和工艺步骤可以被合并到具有本文未详细描述的附加步骤或功能的更全面的过程或工艺中。特别地，半导体器件和基于半导体的IC的制造中的各个步骤是众所周知的，因此，为了简洁起见，这里将仅简要地提及许多常规步骤，或者将在不提供众所周知的工艺细节的情况下将其完全省略。
现在转向与本发明的方面更具体相关的技术的概述，在服务器农场中利用了许多芯片。服务器农场或服务器群集是计算机服务器的集合，通常由组织维护以提供远远超出单台计算机功能的服务器功能。服务器农场通常包含数千台计算机。随着超导量子计算硬件生产规模的扩大，在运行时需要一种手段来标识超导量子计算网络中的芯片(例如，服务器农场等众多超导量子计算机，其中每个量子计算机都至少具有一个超导芯片)。对于少量封装的芯片，可以进行清单跟踪计算资源。对于网络，能够标识超导芯片本身是有用的，也是人们所希望的。理想情况下，这需要在与功能硬件相同的环境中并使用相同类型的测量工具来完成。在互补金属氧化物半导体(CMOS)中，通常可以通过添加NVRAM(例如eFUSE)来实现。在eFUSE中，在现场部署之前在注册阶段对位进行了编程，并且在电源关闭后NVRAM不会丢失信息(与静态随机存取存储器(SRAM)或动态随机存取存储器(DRAM)相反)。
现在转到本发明各方面的概述，本发明的一个或多个实施例通过提供量子位网络非易失性标识来解决现有技术的上述缺点。根据本发明的实施例，提供了用于超导量子芯片的量子模拟，其需要可以使用微波电路读出的可编程位。这种类型的NVRAM可最大程度地减少芯片上宝贵的“房地产”(即空间或面积)的使用。更具体地，本发明的上述方面通过提供一种认证系统来解决现有技术的缺点，可以容易地与超导量子位芯片制造集成在一起，并且可以用与典型超导量子位芯片相同的设备和技术读出。用于超导量子芯片中的超导隧道结(也称为约瑟夫森结)在处于超导状态时表现出约瑟夫森电感，在低至中等功率下，其功能与电路内的常规电感器等效。本发明的实施例被配置为(通过短路)消除预期的谐振单元中的约瑟夫森结的约瑟夫森电感，以配置用于超导芯片的标识。
用于超导芯片中的超导隧道结(约瑟夫森结)易于通过隧道势垒短路。隧道势垒通常是电介质材料。如上所述，在超导状态下，约瑟夫森结表现出约瑟夫森电感。约瑟夫森结的短路可能是由于静电放电(ESD)或约瑟夫森结的电流过大导致薄的势垒材料击穿。这种击穿导致夹在隧道结之间的两个超导电极(例如超导金属)之间的永久短路(即，短路)。因此，这提供了一条路径，在该路径下可以将这些隧道结编程为短路，从而与根据本发明实施例的最初制造的结形成实质上不同的电阻状态(和电感)。这样，可以读出具有短路的约瑟夫森结和规则的约瑟夫森结(即，未短路的约瑟夫森结)的谐振单元，从而提供超导量子芯片的非易失性标识。超导量子芯片的量子模拟提供了一种标识，可以像典型的超导量子位一样使用微波电路读取该标识。该标识允许(超导)服务器场/网络中的每个超导量子芯片被原位唯一地标识(即在超导温度下，例如在稀释冰箱中)。
现在转到对本发明各方面的更详细描述，图1描绘了标识系统100的示意图，该标识系统100被配置为提供超导芯片的编程非易失性标识，其中根据本发明的实施方式集体地执行读出。图2描绘了根据本发明的实施方式的被配置为提供超导芯片的编程非易失性标识的标识系统100的示意图，其中读出是可单独寻址的。
标识系统100包括超导芯片102。超导芯片102包括谐振单元阵列104以及用于量子计算的其他类型的电路。例如，如本领域技术人员所理解的，其他电路可以包括用于超导量子计算的超导量子位电路130。经由超导量子位电路130执行量子计算的方法有多种，并且典型的超导量子位电路130将包括超导量子位、读出谐振器、耦合谐振器、耦合电容器、耦合电感器和其他用于量子计算的超导电路元件。所有这些必要元素的组合是本领域技术人员所理解的，并且这里不讨论细节。超导芯片102在超导温度下操作。可以通过诸如稀释冰箱的低温装置(未示出)来冷却超导芯片102。
谐振单元阵列104包括谐振单元150_1至150_N。每个谐振单元150_1至150_N包含集总或分布形式的约瑟夫森结以及电容器和电感器。在图5A、5B、5C、5D、5E、5F、5G和5H中示出了单个谐振单元150的各种配置。每个谐振单元150_1至150_N是具有唯一谐振频率的谐振器，可以以与典型的超导量子位电路130被读出的方式相同的方式被读出。例如，谐振单元150_1至150_N具有单独的谐振频率f1至fN。制成典型的超导量子位电路130，并将其用于量子计算和/或量子运算(例如纠缠等)。
可以使用测量设备106来读出每个谐振单元150_1至150_N的谐振频率，该测量设备106是用于读出典型的超导量子比特电路130的设备。测量设备106通过传输线120可操作地连接至芯片102上的谐振单元阵列104的谐振单元150_1至150_N。与图1不同，图2描绘了谐振单元150_1至150_N中的每个可以经由传输线120_1至120_N单独寻址的示例。传输线120_1至120_N是用于传输和接收信号(例如微波信号)的馈线。传输线120可以是同轴线或波导。传输线是一种传输介质。另一示例传输介质可以是三维微波腔，可以用于读出谐振单元阵列104。传输介质和谐振单元150_1至150_N与用于量子计算的典型超导量子位电路130和其他超导电路元件共享同一芯片102。因此，任何实施方式都必须防止量子信息从超导量子位电路130泄漏到谐振单元阵列104中。在一种实施方式中，谐振单元阵列104与超导量子位电路130严格地通过芯片102上的距离和接地屏蔽被并入芯片102中，以防止两种类型的电路104和130之间的任何电容性或电感性耦合。在这种情况下，谐振单元150_1至150_N可以具有任何值的谐振频率f1至fN。在另一实施方式中，在两种类型的电路104和130之间可以存在电容或电感耦合。在这种情况下，必须使谐振单元150_1至150_N的谐振频率f1至fN不与用于量子计算的超导量子位电路130的频率重叠。谐振频率f1至fN可能与超导量子位电路130的频率重叠的另一种实现方式是添加一个开关，开关在闭合时将谐振单元150_1至150_N中的每个接地。在超导量子位电路130的超导操作期间，开关闭合。当断开时，谐振单元150_1至150_N不接地，并且超导量子位电路130未执行量子计算。
测量设备106可以包括探测信号132。探测信号132可以由(例如，集成在测量设备106中的)信号发生器产生，信号发生器被配置为以预期的无线电频率产生射频信号(可以是脉冲)，例如微波信号。为了读取谐振单元150_1至150_N的标识，探测信号132被配置为生成微波信号，以扫描预期/预定的频率并传输至谐振单元阵列104的谐振单元150_1至150_N。图1示出了探测信号132(经由传输线120)将射频信号(作为预期射频的扫描)共同地发送到谐振单元150_1至150_N。换句话说，测量设备106被配置为使用相同的传输介质(例如，传输线120或微波腔)一次将射频信号(覆盖所有预定频率)传输到每个谐振单元150_1至150_N)。图2示出了探测信号132将微波信号(作为预期频率的扫描)分别(经由传输线120_1至120_N)传输至谐振单元150_1至150_N。在图2中，谐振单元150_1至150_N可以被隔离并且每个经由单独的传输线来访问，使得射频信号在这些传输线120_1至120_N之间切换。在一个实施方式中，射频信号(作为预期频率的扫描)可以在每个单独的传输线120_1至120_N上同时或几乎同时传输到各个谐振单元150_1至150_N。因为测量设备106经由探测信号132被配置为生成具有预定频率的射频信号以如图所示经由各个传输线120_1至120_N分别寻址谐振单元150_1至150_N，并且因为谐振单元150_1至150_N具有各个传输线120_1至120_N，只要分别读出谐振单元150_1至150_N，谐振单元150_1至150_N的谐振频率就可以相同。
在两种情况下(图1和图2)，射频信号分别各自指向谐振单元150_1至150_N和/或(共同)指向谐振单元150_1至150_N的整个阵列。预先，测量设备106知道谐振单元150_1至150_N的预期/预定的谐振频率，使得(发送到谐振单元阵列104)射频信号的频率范围(或频带)旨在与谐振单元150_1至150_N的预期谐振频率匹配/重合。测量设备106被配置为自动地(通过执行计算机指令的处理器)和/或在操作员的协助下操作。
尽管将传输线120_1至120_N示为用于引导射频信号的通道(并且同样接收来自谐振单元150_1至150_N的响应)，但是如本领域技术人员所理解的，该通道可以是三维微波腔。另外，当传输中的读数时，每条传输线120可以代表两条传输线。
虽然出于解释目的考虑谐振单元150_1，但是应当理解，以下讨论以类推方式适用于谐振单元150_2至150_N中的每一个。如果射频信号的频率(即询问‘challenge’)等于谐振单元150_1的谐振频率，则从谐振单元150_1通过传输线120(或传输线120_1)反射或传输的射频能量的相位或幅度明显。例如，假设谐振单元150_1具有谐振频率f1，则响应/返回射频能量/信号将在频率f1处具有振幅峰值，并且在频率f1处具有180度相移。为了读取谐振单元阵列104的完整标识(指纹)，探测信号132必须在所有谐振单元150_1到150_N中存在的谐振频率范围内扫描射频信号的频率(例如，从3GHz到3到10GHz)，并且探测信号必须将扫描射频信号定向到所有谐振单元150_1至150_N。因此，所有谐振单元150_1至150_N将返回在其各自的谐振频率f1至fN处具有振幅的峰值并且以各自的谐振频率f1至fN为中心的180度相移的射频能量/信号。尽管频谱中的峰值用于说明目的，但是应当注意，测量不限于测量峰值。在一些实施方式中，取决于测量值和其他系统参数，每个峰可以是骤降，使得标识基于测量骤降。
作为对先前发送到谐振单元150_1至150_N的射频信号的响应，测量设备106可以接收谐振频率f1至fN的序列，其中如本文进一步讨论的，频率响应用0和1的二进制表示作为芯片102的标识。谐振频率f1至fN的序列可以被存储在存储器112中和/或被分别存储。在从谐振单元阵列104的谐振单元150_1到150_N接收到响应(返回信号)之后，测量设备106被配置为执行频谱分析以确定/标识从谐振单元150_1至150_N接收的响应的频率空间中的频率(峰值)的频谱。在一个实施方式中，测量设备106被配置为将每个谐振单元150_1至150_N的谐振频率f1至fN标识为预定频带内的频率f1至fN处的峰值。预定频带是测量设备106预先已知(预期)的频率范围。
在本发明的一些实施例中，芯片102被低温冷却并且在制造之后测量其谐振频率以测试谐振单元150_1至150_N正在起作用。该频谱被存储作为参考。然后对芯片102进行编程(即，预期的位被短路)。然后，将芯片102用于量子计算操作(即，在冷却期间)。当需要芯片标识时，测量频谱并将其与参考频谱进行比较。任何谐振线上的大偏差都表示位被翻转。
在其他实施例中，制造芯片102并且(在冷却之前)对位进行编程。然后将芯片低温冷却并测量以产生参考频谱并将其登记(即存储)在芯片ID数据库110中。然后将芯片102用于量子计算操作(即在冷却期间)。在身份验证期间需要芯片标识时，测量频谱。与参考频谱的匹配标识芯片102。
谐振频率f1到fN的序列可以通过通信介质122从测量设备106传输到计算机系统108。通信介质122可以是有线的(以太网电缆、USB电缆、光纤电缆、同轴电缆、双绞线电缆等)或无线连接。计算机系统108具有一个或多个处理器。类似地，测量设备106可以具有一个或多个处理器。计算机系统108被配置为将从测量设备106接收的(从谐振频率f1至fN的序列得出、包括预定频带中没有的任何谐振频率的)二进制表示与芯片标识数据库110中先前存储的相似芯片102的各种芯片标识号进行比较。计算机系统108配置为确定接收到的(从预定频带内的谐振频率f1到fN的序列得出、并且预定频带中没有的)二进制表示是否与先前存储的(来自一系列谐振频率)二进制表示形式匹配。芯片102可以代表众多芯片。芯片标识数据库110可以包括用于多个芯片102的芯片标识号。每个芯片102可以在超导量子计算机的网络中利用，以便执行本领域技术人员所理解的量子计算。所有芯片102的相应芯片标识号被预先读出并作为二进制表示形式预先存储在芯片标识数据库110中。每个芯片102可能已经被芯片102的制造商读出并存储了。而且，每个芯片102都可以已经在超导量子计算机的网络中部署了芯片的芯片102的操作者(最终用户)已经读出并存储了这些数据。
在本发明的一些实施例中，计算机系统108可以与测量设备106集成在一起，如图3和4所示。图3描绘了根据本发明的实施例的标识系统100的示意图，其中谐振单元阵列104的谐振单元150_1至150_N通过传输线120被共同寻址。换句话说，射频信号(询问)可以从测量设备106通过同一条传输线发送到所有谐振单元150_1至150_N，并且在同一条传输线上接收回响应。图4描绘了根据本发明实施例的标识系统100的示意图，其中通过传输线120_1至120_N分别寻址谐振单元阵列104的谐振单元150_1至150_N。在图3和图4中，测量设备106不必将转换后的二进制表示(或接收到的谐振频率f1至fN的序列)发送到计算机系统108。相反，计算机系统108具有测量设备的功能(或反之亦然)，可以立即将接收到的(谐振频率f1至fN的序列的)二进制表示与存储在芯片标识数据库110中的芯片标识号进行比较，然后将芯片102标识为芯片ID1(或芯片XYZ)。
现在转向关于谐振单元150_1至150_N的更多细节，每个谐振单元具有至少一个约瑟夫森结。谐振单元150_1至150_N类似于典型的超导量子位，但要求不那么严格。必须制造典型的超导量子位以使其具有长的弛豫时间和相干时间T1和T2，并且量子位可以保留其量子态信息。在典型的超导量子位中，量子位状态可以为高|1＞，低|0＞，或高和低的数学叠加。另外，不能直接读出用于量子计算(例如量子计算超导量子位电路130)的典型的超导量子位。取而代之的是，需要读出读出谐振器，使得可以至少部分地基于从读出读出谐振器接收回的微波信号来推断典型超导量子位的量子信息(即状态)。典型的超导量子位需要耦合电容器以将每个典型的超导量子位与其读出谐振器分开。而且，典型的超导量子位需要耦合电容器以将典型的超导量子位彼此分开。然而，谐振单元150_1至150_N不需要维持状态信息，因此不受需要保持长时间T1和T2的要求的限制。此外，通过使谐振单元150_1至150_N各自以其各自的谐振频率f1至fN谐振，可以直接读出谐振单元150_1至150_N。另外，谐振单元150_1至150_N不需要彼此分开或与读出谐振器分开(通过耦合电容器)。因此，谐振单元150_1至150_N可以紧密地包装在一起，而不会因为不需要状态信息而丢失状态信息，也不会相互干扰。
类似于典型的量子位，谐振单元150_1至150_N利用约瑟夫森结。约瑟夫森结由两个超导导体形成，两个超导导体通过例如薄绝缘层耦合。可以通过超导电极之间的绝缘隧道势垒(例如Al2O3)来制造约瑟夫森结。对于此类约瑟夫森结，可流经势垒的最大超电流为临界电流Ic。
图5A、5B、5C、5D、5E、5F和5G描绘了根据本发明实施例的各种谐振单元示意性配置。谐振单元150_1至150_N可以被实现为图5A-5G中的任何示例。在图5A-5G中，每个示例性谐振单元150包括约瑟夫森结(JJ)、电感器L和电容器C。电感器L和电容器C可包括设计成分别表现出特定量的电感和电容的电路部件，或者例如如本领域技术人员所理解的对于芯片上传输线的情况，半导体器件可以具有在金属图案和电路的布线内存在的电感和电容的量。连同约瑟夫森结，可以通过在芯片102上组合电容器和其他电感器来形成谐振单元150。谐振的线宽由其与馈线或其他读出电路的耦合来确定，并且必须使其足够小以清楚地区分频域中的每个谐振。如本文中所讨论的，通过施加足够的电流以击穿势垒材料，任何约瑟夫森结都可以转换为短路，因此类似于一次性可编程元件地工作。
约瑟夫森结用作电感器，因此有助于总电感。频率可寻址性(即，谐振单元150_1至150_N的不同频率)可以通过改变电感量和/或改变从一个谐振单元150到另一谐振单元150的电容量来实施。例如，可以从一个谐振单元150到下一谐振单元150调节或多或少的串联电感和/或并联电感。另外，可以从一个谐振单元150到下一谐振单元150调整更多或更少的串联和/或并联电容。可以在每个谐振单元150中调节(即，增大或减小)更大或更小的约瑟夫森电感。即使电感器L的电感和电容器C的电容保持相同并且构造(诸如图5A-5G中的任何构造)对于每个谐振单元150_1至150_N也是如此(相同)，一个或多个谐振单元具有短路的约瑟夫森结，以使具有短路的约瑟夫森结的谐振单元具有在预定频带之外的谐振频率。从而至少部分地基于预定频带内是否存在谐振频率来提供二进制标识号。
以图5A的配置为例，图6A、6B、7A和7B示出了根据本发明实施例的示例性谐振单元阵列104。图6A描绘了谐振单元阵列104的示意图，其中，谐振单元150_1至150_N被共同寻址，并且约瑟夫森结未编程。图6B描绘了谐振单元阵列104的示意图，其中谐振单元150_1至150_N被共同寻址，并且通过在隧道结中引起短路来对约瑟夫森结进行编程。在图6A和6B中，射频信号被输入到谐振单元阵列104的一条传输线120。如果以反射方式工作，则谐振单元阵列104仅具有一条传输线120。如果在传输中操作，则谐振单元阵列104可以具有第二传输线120，如虚线所示。虚线将响应发送回测量设备106。
图7A描绘了谐振单元阵列104的示意图，其中谐振单元150_1至150_N被分别寻址并且约瑟夫森结未编程。图。图7B描绘了谐振单元阵列104的示意图，其中谐振单元150_1至150_N被单独寻址并且通过在隧道结中引起短路来对约瑟夫森结进行编程。在图7A和图7B中，射频信号被输入到谐振单元阵列104的传输线120_1至120_N中的每一个。如果以反射方式进行操作，则谐振单元阵列104可以仅具有一组传输线120_1至120_N。如果在传输中操作，则谐振单元阵列104可以具有第二组传输线120_1至102_N，以虚线示出。虚线将响应发送回测量设备106。
图6A、6B、7A和图7B示出了谐振单元150_1至150_N包括约瑟夫森结602_1至602_N、电容器(C)604_1至604_N以及电感器(L)606_1至606_N。在图6A、6B、7A和7B中，选择谐振单元配置只是一个例子，但是每个都包含至少一个约瑟夫森结。谐振单元150(以及谐振单元150的数量)的选择仅是示例。在图6A和6B中，传输线120可以通过耦合电容器(CC)608_1至608_N电容耦合至谐振单元150_1至150_N。在一些实施方式中，可以使用耦合电感器代替耦合电容器。在其他实施方式中，可以省略耦合电容器(CC)608_1至608_N。在图6A和7A中，在该示例中电容器604_1至604_N的电容相同，使得C1＝C2＝C3…＝CN，并且电感器606_1至606_N的电感不相同，使得L1>L2>L3…＞LN，从而在预定频带(如图6C所示)内产生谐振频率f1，f2，f3，…fN，其中f1＜f2＜f3…，fN。图6C描绘了当读出谐振单元阵列104时的频谱的曲线图650。图6C表示图6A和图7A中的谐振单元阵列104在对谐振单元150(或谐振单元150中的约瑟夫森结)进行任何编程之前经由测量设备106的读出。换句话说，为了使测量设备106从图6C的频谱所示的谐振单元150_1至150_N接收回频率响应，测量设备已经发射了与谐振频率f1至fN匹配/相符的扫描频率范围(或频带)的射频信号。如在曲线图650中可见，每个谐振频率f 1至f N具有峰值的幅度，并且该峰值可以大于预定阈值。尽管频谱中的峰值用于说明目的，但是应当注意，测量不限于测量峰值。在其他实施方式中，取决于测量值和其他系统参数，每个峰值可以是一个下降。
幅度可以表示电流、电压等。当未编程时(即，没有短路的约瑟夫森结)，谐振单元150_1至150_N被设计为在预定频带内谐振或使其谐振频率为f1至fN。在本发明的一些实施例中，预定频带可以是大约3-6GHz。在本发明的其他实施例中，预定频带可以是大约3-10GHz。在本发明的一些实施例中，预定频带可以是大约3-5GHz。谐振单元150_1至150_N中的每个可以被认为是位。同样，谐振频率f1到fN的每个单独的谐振频率可以被认为是一个位。当测量设备106将谐振频率f1至fN中的任何一个标识为预定频带内的峰值(例如，高于预定阈值)时，测量设备106将谐振频率f1至fN(或位)的每个峰值读取为1。谐振频率f1至fN(或位)在图6C中为1。
在图6B和图7B中，电容器604_1至604_N的电容在该示例中相同，使得C1＝C2＝C3…＝CN，并且电感器606_1至606_N的电感不相同，使得L1>L2>L3...>LN，从而在预定频带内产生谐振频率f1，f3，...fN，其中f1<f3...fN<<<f2。然而，在图6B和7B中，已经通过使约瑟夫森结602_2短路而对谐振单元150_2进行了编程，从而使谐振频率f2在预定频带之外(如图6D所示)。短路的约瑟夫森结602_2在谐振单元150_2中被描述为直线而不是“X”。
图6D描绘了当读出谐振单元阵列104时的频谱的图652。与图6C不同，图6D表示图6B和7B中的谐振单元阵列104在对谐振单元150(或谐振单元150中的约瑟夫森结)进行编程之后经由测量设备106的读出，并且在这种情况下，对谐振单元150_2进行编程(短路的约瑟夫森结602_2)。换句话说，为了使测量设备106从图6D的频谱所示的谐振单元150_1至150_N接收回频率响应，测量设备已经发射了与谐振频率f1至fN匹配/相符的扫描频率范围(或频带)的射频信号。如在曲线图652中可见，每个谐振频率f1、f3至fN中具有在预定频带中达到峰值的幅度，并且该峰值可以大于预定阈值。同样，幅度可以表示电流、电压等。由于编程(即，短路的约瑟夫森结602_2)，谐振单元150_2的谐振频率f2在预定频带之外，因此不会在预定频率内达到峰值带。当未编程时，预期谐振频率f2位于预定频带内的谐振频率f1和f3之间，如预期频率位置660所标识。预期频率位置660是如果没有短路约瑟夫森结606_2，谐振频率f2的峰值所在的位置。测量设备106被配置为预先知道谐振频率f1至fN中的每个谐振频率的每个预期频率位置，并标识何时缺少任何峰值(就像在该示例中丢失的谐振频率f2一样)。
当测量设备106将谐振频率f1、f3至fN标识为预定频带内的峰值(例如，高于预定阈值)时，测量设备106将谐振频率f1、f3至fN(位)的每个峰值对应为1，而没有的谐振频率f2(位)对应于0。根据相应的谐振单元150_1至150_N是否具有短路的约瑟夫森结，测量设备106配置为在预定频率范围内将谐振频率f1至fN(位)标识为1或0。在图6D的示例中(对应于图6B和7B中描绘的谐振单元阵列104的读出)，用于该标识的二进制序列是1011，其中1对应于完整结，0对应于短路结(这只是一个任意的约定，反之亦然)。
约瑟夫森结可以名义上相同。谐振单元150_2的选择被用作编程的谐振单元作为示例，但是每个谐振单元150_1至150_N包含约瑟夫森结，并且一个或多个谐振单元150_1至150_N可以根据需要进行编程。为了可寻址性而要改变的约瑟夫森结602_2的元素的选择(以及元素的数量)仅是示例。在图6B和7B所示的示例中，对谐振单元150_2进行编程，这意味着约瑟夫森结602_2被短路。因此，如果电感器L2 606_2的电感比约瑟夫森结602_2的电感小得多，则谐振频率f2与其他谐振频率f1、f3至fN相比变得太大，因此位于测量设备106检查(即考虑)的预定频带之外。为了说明的目的，谐振频率f2的响应(由于短路(约瑟夫森电感减小)而增加)被示为与预定频带相比非常高的频率。注意，频率与电感成反比关系。更特别地，频率与电感具有反平方根关系。
应当理解，例如图1-7中所示的谐振单元阵列104仅是示例。应当注意，本发明的一个或多个实施例可以包括具有多个包含约瑟夫森结602_1至602_N的谐振单元150_1至150_N的电路(即芯片102)和/或系统100，其中谐振单元150_1至150_N耦合到读出机构(例如测量设备106)以便读出模拟谐振频率签名序列(即，位)从而提供芯片102的标识。电路可以是衣架式传输线或微波腔。在一些实施方式中，可以利用单独的图案化的读出来制造单独寻址的谐振单元(如图2、4、7A、7B所示)。尽管在芯片102上单独寻址谐振单元会消耗更多的空间，但是这允许在谐振单元阵列104中使约瑟夫森结(以及电感器L和电容器C)彼此相同(即，具有相同的谐振频率)，因为约瑟夫森结通过它们在各自的谐振单元150_1至150_N中的相应位置来寻址。
在其他实施方式中，在谐振单元阵列104中，可以使(在各个谐振单元150_1至150_N中的)约瑟夫森结与一个谐振单元150与另一个谐振单元150略有不同。例如，可以使(在各个谐振单元150_1至150_N中的)约瑟夫森结602_1至602_N具有不同的尺寸，具有不同的临界电流Ic，具有不同的电容负载(即，电容器C1 604_1至CN 604_N具有不同的值)和/或用不同的电感负载(即，电感器L1 606_1至LN 606_N的值不同)，以便通过可预测的模拟频率范围标识每个位。即，对于谐振单元150_1至150_N，可以具有f1＜f2＜f3…fN，反之亦然。每个位是谐振单元150_1至150_N的谐振频率，使得测量的谐振频率f1是谐振单元150_1的位，测量的谐振频率f2是谐振单元150_2的位，直到测量的谐振频率fN是用于谐振单元150_N的位。芯片102可以代表许多芯片。芯片102可以具有128位，从而具有128个谐振单元150，使得存在被测量出的128个谐振频率。在一种实施方式中，当对128个谐振单元150进行共同寻址和测量时，谐振单元阵列104将在芯片102上占用较少的空间，因为在反射中读出需要一根传输线120或在传输中读出需要两条传输线120。紧密封装如此多的谐振单元150(例如128位、64位、32位等)对于芯片102来说是没有问题的，因为如上所述，相干性不是操作所关注的问题。
为了图示在芯片102的读出之后的认证，图8描绘了根据本发明的实施例的芯片102的认证的示例。图8仅示出了系统100的简化图，以免混淆附图。应当理解，图8包括图1-7中讨论的所有元件。在图8中，假设已经读出了芯片102的标识，并且测量设备106已经标识了预定频带内具有峰值(等于或高于预定阈值)以及没有峰值(低于预定阈值)的任何谐振频率f1至fN。一旦标识被读出，就可以相对于芯片标识数据库110(通过测量设备106/计算机系统108)检查所测量的标识。对于给定数量的谐振单元150，芯片102以标识011010010101被读出。计算机系统108被配置为将该读出的标识与芯片标识数据库110中的每个标识号进行比较。找到匹配项之后，计算机系统108被配置为通过芯片的标识号来标识芯片102。在图8的示例中，由于读出是匹配的，所以标识被标识为芯片1(或芯片XYZ)(即，先前存储的ID1的标识011010010101与芯片102的读出的标识匹配)。
在谐振单元150_1至150_N的制造/生产期间，操作员可以选择要短路的约瑟夫森结。制造商可以制造多个超导芯片102，从而每个都具有唯一的标识号。尽管在某些情况下已经将谐振单元150_2(具有谐振频率f2)用作示例，但是本发明的实施例可以使任何数量的约瑟夫森结短路，而没有使其他约瑟夫森结短路。
如本文中所指出的，存在许多用于使约瑟夫森结短路的技术(即，使隧道势垒短路)。图12A描绘了根据本发明的实施例的部分谐振单元150，其仅示出了未短路的约瑟夫森结(例如，约瑟夫森结602_1至602_N中的任何一个)。图12A是使用大电流电探针短路约瑟夫森结的示例。在图12A中，电源1202通过两个探针1204连接到约瑟夫森结的两侧。电源1202可以是用于使约瑟夫森结短路的电压源或电流源。一个探针可以连接到电源1202的正极，另一个探针可以连接到电源1202的负极。通过连接到电源1202的探针1204施加电流，以使电流的大小分解约瑟夫森结的隧道势垒，从而导致约瑟夫森结短路。短路约瑟夫森结的电流的示例范围为100μA至100mA。在施加电流之后，图12B描绘了根据本发明的实施例的部分谐振单元150，该部分谐振单元150仅示出了短路的约瑟夫森结(例如，约瑟夫森结602_1至602_N中的任何一个可以被短路)。在本发明的一些实施例中，约瑟夫森结可以设计有用于电探针1204的探测垫，并且可以使探测垫定制用于自动化编程。
还有其他短路约瑟夫森结的技术。图13A描绘了根据本发明的实施例的部分谐振单元150，其仅示出了未短路的约瑟夫森结(例如，约瑟夫森结602_1至602_N中的任何一个)。图13A示出了使用来自例如电子束装置1302的束来短路约瑟夫森结。电子束装置1302可以是扫描电子显微镜、电子束枪等。在图13A中，电子束装置1302在约瑟夫森结上发射电子束1304。发射电子束1304，其大小在约瑟夫森结中产生适合于击穿约瑟夫森结的隧道势垒的电流，从而使约瑟夫森结短路。在施加电子束之后，图13B描绘了部分谐振单元150，其仅示出了根据本发明的实施例的短路的约瑟夫森结(例如，约瑟夫森结602_1至602_N中的任何一个都可以被短路)。任何芯片102都可以使其约瑟夫森结短路以生成芯片标识号。在量子计算机的服务器群中可以有许多超导芯片102。芯片之一可以没有短路的约瑟夫森结，从而得到芯片标识号，例如1111，并且该芯片标识号可与服务器场中具有一个或多个短路的约瑟夫森结的其他芯片102区分开。
在下面讨论超导芯片102的各种流程图之前，现在讨论超导芯片102的一般方案。制造相同超导量子位(电路)芯片102的集合。如本文所述，对超导芯片102的讨论可以代表多个芯片102。唯一的标识码(即，芯片标识)被编程到每个超导芯片102中。每个超导芯片102可以被安装到其自己的低温恒温器中。在用户的量子位电路场中。低温恒温器是用于维持低温温度的设备，例如稀释冰箱。在操作众多超导芯片102时，可以使用标识码在这些否则相同的芯片102中进行区分。
图9描绘了根据本发明实施例的形成超导芯片102的方法的流程图900。在安装到低温恒温器之前，可以执行图9中的各种操作。在框902，提供具有谐振频率的谐振单元150_1至150_N，并且将谐振单元配置为超导谐振器。在框904，约瑟夫森结602_1至602_N在谐振单元150_1至150_N中，其中使约瑟夫森结602_1至602_N中的一个或多个具有短路的隧道势垒。在谐振单元150_1至150_N的制造期间，操作员/制造商可以使约瑟夫森结602_1至602_N中的任何一个短路。在一实例中，可通过使用电探针施加电流以击穿约瑟夫森结中的隧道势垒材料来使约瑟夫森结短路。
用于约瑟夫森结602_1至602_N中的一个或多个的短路的隧道势垒导致具有短路隧道势垒的谐振单元的谐振频率增加。例如，由于约瑟夫森结602_2中的隧道势垒短路，谐振频率f2可以从例如4GHz增加到15GHz。谐振频率f2仅用作示例。一些约瑟夫森结没有短路隧道势垒。
谐振频率(例如，谐振频率f1、f3、f5、f7、f9等)被设计为落入针对在约瑟夫森结中没有短路隧道势垒的谐振单元的预定频带内。具有短路隧道势垒的一个或多个谐振单元的谐振频率(例如，谐振频率f2、f4、f6、f8、f10等)被设计为落入预定频带之外。
具有短路隧道势垒的一个或多个约瑟夫森结是预先定义的，以便提供预先定义的芯片标识。超导芯片102中的约瑟夫森结不会意外短路并且不在任意约瑟夫森结中。约瑟夫森结被构造成具有第一配置或第二配置，其中第一配置是被定义为未短路的典型的约瑟夫森结，而第二配置是短路的约瑟夫森结。第一种配置是未短路的约瑟夫森结，并且未短路的约瑟夫森结具有定义为未短路的隧道势垒。第二种配置是短路的约瑟夫森结，并且短路的约瑟夫森结被定义为具有短路的隧道势垒。
第一配置和第二配置的组合定义了二进制表示，例如101010101。与第一配置和第二配置关联的谐振频率的组合定义了二进制表示。具有未短路隧道势垒的约瑟夫森结的谐振单元被配置为作为第一二进制数(例如，“1”)被读出。具有短路隧道势垒的约瑟夫森结的谐振单元被配置为作为第二二进制数(例如，“0”)被读出。
图10是根据本发明的实施例的标识芯片102的方法的流程图1000。在框1002，测量设备106接收第一谐振频率(例如，谐振频率f1、f3、f5、f7、f9等)和第二谐振频率(例如，谐振频率f2、f4、f6、f8、f10等)。第一谐振频率在预定频带内，并且第二谐振频率在预定频带之外，其中每个第二谐振频率在预定频带中均具有预期的频率位置(就像预期的频率位置660一样)。应当注意，这是在将芯片102安装在低温恒温器中以进行量子位操作时完成的，并且该动作可以采用用于发送/接收与用于读取量子位的系统/设备相同或一样的微波信号的系统或设备。
在框1004，测量设备106(和/或计算机系统108)被配置为将第一表示(例如，1)与预定频带中的每个第一谐振频率相关。在框1006，测量设备106(和/或计算机系统108)被配置为将第二表示(例如，0)与每个第二谐振频率的预期频率位置相关，其中第一和第二表示的组合(1和零0)标识芯片102。
第一表示选自由数字、符号和/或字母(例如，X)组成的组。第二表示选自由另一个数字、另一个符号和/或另一个字母(例如，Y)组成的组。
图11是根据本发明的实施例的引起芯片102的标识的方法的流程图1100。在框1102，测量设备106被配置为使芯片102从谐振单元150_1至150_N提供谐振频率f1至fN，其中谐振频率包括预定频带内的第一谐振频率(例如，谐振频率f1、f3、f5、f7、f9等)和预定频带外的第二谐振频率(例如，谐振频率f2、f4、f6、f8、f10等)。第二谐振频率在不同的预定频带内均具有预期的频率位置(就像f2的预期频率位置一样)。
在框1104，测量设备106被配置为将第一表示(例如，1)与预定频带中的每个第一谐振频率相关，并且将第二表示(例如，0)与预期频率位置(就像对于每个第二谐振频率的f2)的预期/缺失频率位置一样，其中第一和第二表示的组合是芯片102的当前标识。
在框1106，测量设备106(和/或计算机系统108)被配置为确定(在芯片标识数据库110中)先前存储的标识与芯片102的当前标识匹配。应当注意，即使测量设备106没有清楚地测量(在预定频带之外)第二谐振频率，芯片标识也可以工作(即找到匹配)，即，如果整个集合中只有这些谐振没有是可以观察到的。
响应于匹配，测量设备106(和/或计算机系统108)被配置为从(数据库110中)具有不同标识的不同芯片中标识具有当前标识的芯片102。
在许多情况下，如何利用超导芯片102并且在其他芯片102中标识特定芯片102可以包括各种过程。首先，在芯片制造之后，并且通常在制造商的现场(由将芯片标识编程到芯片102中的操作员)执行芯片标识，并将其存储在芯片标识数据库110中。该过程通常称为注册。在将芯片102部署到用户设施的现场之后，可以读取芯片标识并将其传达回制造商。然后，制造商在其芯片标识数据库110中搜索所传送的芯片标识。芯片标识可以包括标识符和一些芯片特定的信息，例如硬件等级(例如快或慢)、系统中的量子位数(例如17、49)、制造日期、制造设施等。当请求标识时，用户可以通过验证制造商的芯片标识数据库110中存在的芯片来尝试确定芯片102是否为真。当请求标识时，用户可以尝试在制造商调解下启动与第三方服务器的通信，制造商可以在其芯片标识数据库110中搜索芯片标识后将用户的芯片标识认证为可信赖的，并对其授予访问第三方服务器的权限。当请求标识时，用户可以决定如何在现有芯片102的网络上分配工作负载，并找到可用的量子处理器(通常或具有诸如硬件等级之类的特定属性)。应当理解，存在许多利用(唯一的)芯片标识编程的超导量子位芯片102的方式。
电路102、104、120、130的电路元件可以由超导材料制成。各个谐振器和传输/馈电/探针信号线由超导材料制成。超导材料的示例(在低温下，例如大约10-100毫开尔文(mK)或大约4K)包括铌、铝、钽等。例如，约瑟夫森结由薄的隧道势垒制成，例如分隔两个超导电极的氧化物或弱连接。电容器可由被间隙或介电材料隔开的超导材料制成。连接各种元件的传输线(即电线)由超导材料制成。
在此参考相关附图描述了本发明的各种实施例。在不脱离本发明范围的情况下，可以设计出替代实施例。尽管在以下描述和附图中在元件之间阐述了各种连接和位置关系(例如，在上方、下方、相邻等)，但是本领域技术人员将认识到，本文描述的许多位置关系是取向-即使更改了方向，在保持所描述的功能时也可以独立使用。除非另有说明，否则这些连接和/或位置关系可以是直接的或间接的，并且本发明并不意图在这方面进行限制。因此，实体的耦合可以指直接或间接耦合，并且实体之间的位置关系可以是直接或间接的位置关系。作为间接位置关系的示例，在本说明书中提到在层“B”上形成层“A”包括其中一个或多个中间层(例如，层“C”)在层“A”和层之间的情况。只要中间层基本不改变层“A”和层“B”的相关特征和功能，就可以使用“B”。
以下定义和缩写用于解释权利要求和说明书。如本文所使用的，术语“包括”、“包含”、“具有”或其任何其他变型旨在覆盖非排他包容。例如，包括一系列元素的组合物、混合物、过程、方法、制品或设备不必仅限于那些元素，而是可以包括未明确列出或固有的此类组合物、混合物、过程、方法、制品或设备。
另外，术语“示例性”在本文中用于表示“用作示例、实例或说明”。本文中描述为“示例性”的任何实施例或设计不必被解释为相比于其他实施例或设计优选或有利。术语“至少一个”和“一个或多个”应理解为包括大于或等于一的任何整数，即一个、两个、三个、四个等。术语“多个”应理解为包括大于或等于2的任何整数，即两个、三个、四个、五个等。术语“连接”可以包括间接“连接”和直接“连接”。
在说明书中对“一个实施例”、“示例实施例”等的引用指示所描述的实施例可以包括特定的特征、结构或特性，但是每个实施例可以或可以不包括特定的特征、结构或特征。而且，这样的短语不一定指代相同的实施例。此外，当结合实施例描述特定的特征、结构或特性时，即使没有明确描述可以认为结合其他实施例影响该特征、结构或特性是本领域技术人员公知的。
为了下文描述的目的，术语“上部”、“下部”、“右侧”、“左侧”，“垂直”、“水平”、“顶部”、“底部”及其派生词应与以附图为导向的所描述的结构和方法。术语“覆盖”、“顶部”、“在顶部”、“位于...之上”或“位于顶部”是指第一元素(例如第一结构)存在于第二元素(例如第二结构)上，其中在第一元件和第二元件之间可以存在诸如界面结构的中间元件。术语“直接接触”是指第一元件(例如第一结构)和第二元件(例如第二结构)在两个元件的界面处没有任何中间导电、绝缘或半导体层的情况下被连接。
短语“对……有选择性”，例如“对第二元素有选择性的第一元素”，是指可以蚀刻第一元素并且第二元素可以用作蚀刻停止层。
术语“大约”、“基本上”及其变体旨在包括与基于提交申请时可用的设备的特定数量的测量相关的误差程度。例如，约”可以包括给定值的±8％或5％或2％的范围。
如本文先前所指出，为了简洁起见，本文中可能会或可能不会详细描述与半导体器件和集成电路(IC)制造相关的常规技术。然而，通过背景技术，现在将提供可用于实现本发明的一个或多个实施例的半导体器件制造工艺的更一般的描述。尽管可以单独知道用于实现本发明的一个或多个实施例的特定制造操作，但是所描述的本发明的操作和/或所得结构的组合是独特的。因此，结合根据本发明的半导体器件的制造所描述的操作的独特组合利用了在半导体(例如，硅)衬底上执行的各种单独已知的物理和化学过程，其中一些在下文紧接着的段落中描述。
通常，用于形成将被封装到IC中的微芯片的各种工艺分为四大类，即膜沉积、去除/蚀刻、半导体掺杂和图案化/光刻。沉积是将材料生长、涂覆或以其他方式转移到晶片上的任何过程。可用的技术包括物理气相沉积(PVD)、化学气相沉积(CVD)、电化学沉积(ECD)、分子束外延(MBE)以及最近的原子层沉积(ALD)等。去除/蚀刻是从晶片去除材料的任何过程。示例包括蚀刻工艺(湿法或干法)和化学机械平面化(CMP)等。半导体掺杂通常是通过扩散和/或通过离子注入通过掺杂例如晶体管的源极和漏极来改变电性能。这些掺杂过程之后是炉退火或快速热退火(RTA)。退火用于激活注入的掺杂剂。导体(例如，多晶硅、铝、铜等)和绝缘体(例如各种形式的二氧化硅、氮化硅等)的膜都用于连接和隔离晶体管及其组件。半导体衬底的各个区域的选择性掺杂允许衬底的电导率随着电压的施加而改变。通过创建这些各种组件的结构，可以构建数百万个晶体管并将其布线在一起，以形成现代微电子设备的复杂电路。半导体光刻是在半导体衬底上形成三维浮雕图像或图案，以便随后将图案转移到衬底上。在半导体光刻中，图案由称为光致抗蚀剂的光敏聚合物形成。为了构建组成晶体管的复杂结构以及连接电路中数百万个晶体管的许多导线，光刻和蚀刻图案转移步骤要重复多次。印刷在晶片上的每个图案都与先前形成的图案对齐，然后慢慢地将导体，绝缘体和选择性掺杂的区域堆积起来，以形成最终器件。本文所述的片上超导电路是通过使半导体制造技术适应半导体衬底上超导金属膜中所需图案的形成而形成的。
附图中的流程图和框图示出了根据本发明的各个实施例的制造和/或操作方法的可能的实施方式。该方法的各种功能/操作在流程图中由框表示。在一些替代实施方式中，方框中指出的功能可以不按图中指出的顺序发生。例如，取决于所涉及的功能，实际上可以基本上同时执行连续示出的两个框，或者有时可以以相反的顺序执行这些框。
为了说明的目的已经给出了对本发明的各种实施例的描述，但是这些描述并非意图是穷举性的或限于所公开的实施例。在不脱离所描述的实施例的范围的情况下，许多修改和变化对于本领域普通技术人员将是显而易见的。选择本文使用的术语是为了最好地解释实施例的原理，对市场上存在的技术的实际应用或技术上的改进，或者使本领域的其他普通技术人员能够理解本文所述的实施例。