具体实施方式

量子计算需要相干地处理存储在量子计算机的量子比特中的量子信息。超导量子计算是量子计算技术的一个实施方式，其中量子信息处理器件部分地由超导材料形成。具有超导部件的集成量子信息处理器件的制造典型地涉及沉积和图案化超导材料、电介质和金属层。可以使用约瑟夫森结来构造诸如量子比特的一些量子信息处理器件。

约瑟夫森结可以通过把非超导材料层或非超导材料的“势垒”夹在两个超导材料层之间而制成。非超导材料层足够薄，以允许电子量子力学地从一个超导层经过非超导材料隧穿到另一超导层。也就是，直到达到临界电流，超电流才能流过势垒，并且电子对才能隧穿势垒而没有任何电阻。对于量子计算的超导逻辑应用，势垒材料是绝缘体，例如铝氧化物。

一种制造约瑟夫森结的技术是双角度沉积剥离工艺。在该工艺期间，在晶片上相对于图案化的抗蚀剂特征以第一角度沉积第一超导体层，接下来氧化第一超导体层，然后接下来相对于图案化的抗蚀剂以第二角度沉积第二超导体。沉积的两个角度导致抗蚀剂图案的两个偏移图像。该技术依靠来自抗蚀剂堆叠的遮蔽来掩盖图案的区段，以创建两个电学上不同的金属区域，这两个金属区域通过图案中的明确限定的重叠区域中的结氧化物相连。

具有降低的杂散电感的约瑟夫森结

本公开提供了使用双角度沉积工艺来制造具有降低的结引线的杂散串联电感的约瑟夫森结的方法和设备。

图1A是示例双角度约瑟夫森结的示意图。区域102a、102b表示电路的刻蚀地限定的部分。区域104a、104b、104c表示在下面将描述的两个角度步骤中沉积的超导体。虚线108所包围的区域表示形成结的重叠区域，区域106表示图案的在两个沉积步骤期间被抗蚀剂掩盖的部分。图1B是相对于晶片的示例沉积角的示意图。与其他双角度沉积技术不同，第一沉积由沿着负x轴的箭头152表示(对照于沿着+轴的沉积)。第一沉积与晶片上表面(其上形成部件的表面)成45°，然而在一些情况下，第一沉积角度可以取其他值。第二沉积由沿着正y轴的箭头154表示(对照于沿着–轴的沉积)。第二沉积与晶片上表面也成45°，然而这仅是示例，在一些情况下，第二沉积角度可以取其他值。

在本说明书中使用的双角度沉积技术要求将结连接到电路的其余部分的引线长而窄。这些引线的宽度必须足够小，以能够由抗蚀剂堆叠掩盖，并且它们的长度通常受到工艺的最小间隔设计规则的约束。例如，即使结本身跨度为几微米，但引线的长度也可以为2μm并且宽度可以为0.3-0.7μm。

结引线的几何形状的结果是引线表现出通向结的大的串联电感，这在诸如约瑟夫森逻辑、约瑟夫森放大器和微波部件的应用中是不可接受的。此外，由于引线的高的高宽比，相对于制造工艺的变化，其电感可能更难控制。

下面参照图2和图3A-3D描述一种制造具有降低的杂散电感的约瑟夫森结的示例性工艺。

图2是用于形成具有降低的杂散电感的约瑟夫森结的第一示例工艺200的流程图。例如，工艺200可以用于形成本申请的图3D所示的约瑟夫森结。

提供包括第一抗蚀剂层的基板，该第一抗蚀剂层已被图案化为暴露开口区域(步骤202)。图3A示出了所提供的基板的示意图。

第一抗蚀剂层可以已使用光学刻蚀被图案化，并且可以具有在大约0.1微米至大约4微米之间的高度。在一些实施方式中，第一抗蚀剂层可以包括双层抗蚀剂堆叠，其中堆叠的底部是底切层，而顶部是成像层。

开口区域包括：中央开口部分；第一伸长开口部分，其具有沿第一方向从中央开口部分的第一侧延伸的长度；以及第二伸长部分，其具有沿第二方向从中央开口部分的第二侧延伸的长度，第二方向与第一方向不同，例如与第一方向正交。

第一伸长部分的宽度小于中央开口的第一侧的宽度。此外，第二伸长部分的宽度小于中央开口的第二侧的长度。在一些实施方式中，第一抗蚀剂层的高度与第一伸长开口部分的宽度或第二伸长开口部分的宽度之间的高宽比可以在1:1与10:1之间。

在图案化的抗蚀剂层上相对于基板以第一非法线角度沉积第一超导体材料，以在开口区域的中央开口部分和第一伸长开口部分内形成第一超导体层(步骤204)。图3B示出了在第一超导体材料沉积在第一抗蚀剂层上之后的基板的示意图。

在第一超导体层的一部分上形成绝缘体层(步骤206)。图3C示出了绝缘体层形成在第一超导层的一部分上的基板的示意图。

在绝缘体层和图案化的抗蚀剂层上相对于基板以第二非法线角度沉积第二超导体材料，以在开口区域的中央开口部分和第二伸长开口部分内形成第二超导体层(步骤208)。中央开口部分内的第一超导体层、绝缘体层和第二超导体层提供超导体隧道结。

在一些实施方式中，第一超导体层可以形成在中央开口部分的第一区段中，第二超导体层可以形成在中央开口部分的第二区段中，其中中央开口部分的第一区段和中中央开口部分的第二区段仅部分地重叠。在这些实施方式中，可以在中央开口部分的第一区段和中央开口部分的第二区段部分重叠的位置形成超导体隧道结。

直接在第一超导体层的表面上以及直接在第二超导体层的表面上形成第三超导体层，以分别将第一接触提供到超导隧道结以及将分离的第二接触提供到超导体隧道结(步骤212)。图3D示出了第三超导体层已经直接形成在第一超导体层的表面的一部分和第二超导体层的表面的一部分上之后的基板的示意图。

形成第三超导体层可以包括在第一超导体层上以及在第二超导体层上形成第二抗蚀剂层(步骤210)、图案化第二抗蚀剂层以形成第一接触开口和第二接触开口(步骤210)、以及在图案化的第二抗蚀剂层上沉积第三超导体材料。第三超导体材料可以以相对于基板垂直的角度沉积。形成第三超导体层然后还可以包括去除第二抗蚀剂层以形成第一接触和第二接触。可选地，在沉积第三超导体层之前，可以对暴露在第一接触开口中的第一超导体层的表面以及对暴露在第二接触开口中的第二超导体层的表面执行离子铣。

在超导体隧道结形成在中央开口部分的第一区段和中央开口部分的第二区段部分重叠的位置的实施方式中，第一接触可以形成在位于中央开口部分的第一区段和中央开口部分的第二区段部分重叠的位置之外的第一超导体层的表面上。类似地，第二接触可以形成在位于中央开口部分的第一区段和中央开口部分的第二区段部分重叠的位置之外的第二超导体层的表面上。

在一些实施方式中，第一接触可以形成在位于第一伸长开口部分之内的第一超导体层的表面上。在一些实施方式中，第二接触可以形成在位于第二伸长开口部分之内的第二超导体层的表面上。第一接触的宽度可以大于在第一伸长部分之内的第一超导体层的宽度。此外，第二接触的宽度可以大于在第二伸长部分之内的第二超导体层的宽度。

为了方便起见，已经参照使用已被图案化为暴露单个开口区域的第一抗蚀剂层来形成单个约瑟夫森结描述了工艺200。然而，在一些实施方式中，第一抗蚀剂层可以包括多个开口区域，使得工艺200可以用于并行地形成多个约瑟夫森结。

通过工艺200形成的器件，例如下面在图3D中示出的器件，可以被提供用于各种应用。例如，该器件可以被提供用作量子电路中的元件、约瑟夫森放大器或用作微波部件。作为另一示例，该器件可以被提供用作模拟电路中的元件，例如，微波部件，诸如开关、混频器、移相器、谐振器、滤波器或检测器。

图3A-3D是在用于形成具有降低的杂散电感的约瑟夫森结的第一示例工艺200期间的示例基板302的俯视图和剖视图的示意图。

图3A示出了在俯视图300a、经过轴线A-A’的剖视图300b和经过轴线B-B’的剖视图300c中的所提供的基板302的示意图。所提供的基板302对应于图2的步骤202处提供的基板。

基板302包括用于限定约瑟夫森结的第一抗蚀剂层304。在一些实施方式中，第一抗蚀剂层304的高度可以例如在大约0.1微米至大约4微米之间。第一抗蚀剂层304被图案化为暴露由虚线限定的开口区域306。开口306的面积大小取决于工艺以及结将要连接到的电路。然而，开口306的面积大小可以受到诸如缺陷率、结的杂散电容和制造考虑的因素的限制。作为示例，开口306的面积大小可以小于5.0μm乘5.0μm。在一些实施方式中，第一抗蚀剂层304可以使用光学刻蚀来被图案化。

开口区域306包括中央开口部分306a、第一伸长开口部分306b和第二伸长开口部分306c。

第一伸长开口部分306b具有沿第一方向从中央开口部分306a的第一侧308a延伸的长度。第一伸长开口部分306b的宽度310小于中央开口306a的第一侧308a的长度312(或等同地，比中央开口部分306a的宽度窄)。在一些实施方式中，宽度310可以大约等于0.3μm。在一些实施方式中，第一伸长开口部分306b的长度L1可以大约等于2μm。在一些实施方式中，第一抗蚀剂层304的高度与第一伸长开口部分306b的宽度310之间的高宽比在1:1与10:1之间。

第二伸长部分306c具有沿不同于第一方向的第二方向从中央开口部分306a的第二侧308b延伸的长度。例如，第一方向与第二方向正交。第二伸长部分306c的宽度314小于中央开口部分306a的第二侧308b的长度(或等同地，比中央开口部分306a的高度316窄)。在一些实施方式中，宽度314可以大约等于0.3μm和/或中央开口部分306a的高度316可以大约等于3.5μm。在一些实施方式中，第一抗蚀剂层304的高度与第二伸长开口部分306c的宽度314之间的高宽比可以在1:1与10:1之间。

伸长部分306b、306c中的每个可以分别联接到形成在基板302上的第一和第二器件或部件318b、318c。例如，器件或部件318b、318c可以包括接地连接、电容器、电感器、另一约瑟夫森结、共面波导、量子比特、量子比特读出谐振器、量子比特控制元件(例如量子比特Z控制或量子比特XY控制元件)及其他电路元件。

图3B示出了在第一超导体材料320沉积在图3A所示的第一抗蚀剂层304上之后的在俯视图300d、经过轴线C-C’的剖视图300e和经过轴线D-D’的剖视图300f中的基板302的示意图。例如，图3B所示的基板302的示意图对应于图2的步骤204。在一些实施方式中，第一超导体材料320可以是铝。

第一超导体材料320可以相对于基板302的上表面以第一非法线角度沉积在第一抗蚀剂层304上，如以上参照图1B所述。在一些实施方式中，第一非法线角度可以是45度。相对于基板表面302以第一非法线角度沉积第一超导体材料320在开口区域306的中央开口部分306a和第一伸长开口部分306b内形成第一超导体层322(由虚线限定)。

图3C示出了在绝缘体层360(例如氧化物层)形成在图3B的第一超导层322的一部分上并且第二超导体材料326沉积在绝缘体层360和图3A所示的第一抗蚀剂层304上之后的在俯视图300g、经过轴线E-E’的剖视图300h和经过轴线F-F’的剖视图300i中的基板302的示意图。例如，图3C所示的基板302的示意图可以对应于图2的步骤206。在一些实施方式中，第二超导体材料326可以是铝。

第二超导体材料326可以相对于基板302以第二非法线角度沉积在绝缘体层360和第一抗蚀剂层304上，如以上参照图1B所述。在一些实施方式中，第二非法线角度可以是45度。相对于基板表面302以第二非法线角度沉积第二超导体材料326在开口区域306的中央开口部分306a和第二伸长开口部分306c内形成第二超导体层328(由虚线限定)。

第一超导体层322、绝缘体层360和第二超导体层328的位于中央开口部分306a内并且重叠的部分提供超导体隧道结。在一些实施方式中，中央开口部分306a的其中形成第一超导体层322的第一区段和中央开口部分306a的其中形成第二超导体层328的第二区段可以仅部分地在区域330中重叠。在图3C所示的示例中，超导体隧道结被限定在由虚线324包围的区域内。

图3D示出了在第三超导体层已直接形成在图3C的第一超导体层322的表面的一部分和图3C的第二超导体层328的表面的一部分上之后的基板302的示意图。例如，图3D所示的基板302的示意图可以对应于图2的步骤212。

第三超导体层分别将第一接触332a提供到超导隧道结330以及将分离的第二接触332b提供到超导隧道结330。第三超导体层的沉积将电接触提供到超导体隧道结330以及提供到电路的其余部分(例如，刻蚀地限定的部分318a和318b)，以提供电流路径。

在一些实施方式中，第一接触332a可以形成在位于中央开口部分306a的第一区段和中央开口部分306a的第二区段部分重叠的位置之外(例如，在区域330之外)的第一超导体层322的表面上。在这些实施方式中，第一接触332a可以形成在位于第一伸长开口部分306b之内的第一超导体层322的表面上。

类似地，在一些实施方式中，第二接触332b可以形成在位于中央开口部分306a的第一区段和中央开口部分306a的第二区段部分重叠的位置之外(例如，在区域330之外)的第二超导体层328的表面上。在这些实施方式中，第二接触332b可以形成在位于第二伸长开口部分306c之内的第二超导体层328的表面上。

第一接触332a的宽度334a大于在第一伸长部分306b之内的第一超导体层322的宽度(例如图3A的宽度310)。类似地，第二接触332b的宽度334b大于在第二伸长部分306b之内的第二超导体层328的宽度(例如图3A的宽度314)。在一些实施方式中，第一接触332a的宽度334a和/或第二接触332b的宽度334b可以大约等于2μm，或等于2μm与5μm之间的值。这样的宽度可以将约瑟夫森结的引线杂散电感降低到每根引线大约2pH。在需要更宽的接触的情况下，可以通过延伸其他元件例如刻蚀地限定的部分318a和318b来实现附加的宽度。

下面参照图4和图5A-5C描述用于制造具有降低的杂散电感的约瑟夫森结的另一示例性工艺。

图4是用于形成具有降低的杂散电感的约瑟夫森结的第二示例工艺400的流程图。例如，工艺400可以用于形成本申请的图5D所示的约瑟夫森结。

提供包括第一抗蚀剂层的基板，该第一抗蚀剂层被图案化为包括暴露基板表面的开口区域(步骤402)。在一些实施方式中，第一抗蚀剂层可以是双层，即适合于成角度的沉积技术的层。在一些实施方式中，第一抗蚀剂层可以已经使用光学刻蚀被图案化，并且可以具有在大约0.1微米至大约4微米之间的高度。

开口区域可以例如呈矩形(诸如正方形)的形状，该矩形在所有侧上被第一抗蚀剂层侧向地包围。例如，开口区域是中央开口区域，其没有从中央开口区域向外延伸的任何伸长开口部分。中央开口区域的面积大小取决于沉积角度和抗蚀剂厚度。例如，对于1μm厚的抗蚀剂和45度的沉积角，中央开口区域的面积可以为至少1μm乘1μm。在图5A中示出了在步骤402中提供的基板的示意图。

在图案化的抗蚀剂层上沿第一方向相对于基板以第一非法线角度沉积第一超导体材料，以在开口区域内形成第一超导体层(步骤404)。图案化的抗蚀剂层阻止第一超导体层形成在开口区域的至少第一部分中。图5B示出了在第一超导体材料沉积在第一抗蚀剂层上之后的基板的示意图。

在第一超导体层的一部分上形成绝缘体层(步骤406)。

在绝缘体层和图案化的抗蚀剂层上沿第二方向相对于基板以第二非法线角度沉积第二超导体材料，以在开口区域内形成第二超导体层(步骤408)。图案化的抗蚀剂层阻止第二超导体层形成在开口区域的至少第二部分中，并且开口区域内的第一超导体层、绝缘体层和第二超导体层提供超导体隧道结。图5C示出了在绝缘体层形成在第一超导层的一部分上并且第二超导体材料沉积在绝缘体层和第一抗蚀剂层上之后的基板的示意图。

在一些实施方式中，第一超导体层可以形成在开口区域的第一区段中，第二超导体层可以形成在开口区域的第二区段中。开口区域的第一区段和开口区域的第二区段可以仅部分地重叠。在这些实施方式中，超导体隧道结可以形成在开口区域的第一区段和开口区域的第二区段部分重叠的位置。

(在如下所述的第二图案化步骤之后)直接在第一超导体层的表面上以及直接在第二超导体层的表面上形成第三超导体层，以分别将第一接触提供到超导隧道结以及将分离的第二接触提供到超导体隧道结(步骤410)。第一接触可以形成在位于开口区域的第一区段和开口区域的第二区段部分重叠的位置之外的第一超导体层的表面上。类似地，第二接触可以形成在位于开口区域的第一区段和开口区域的第二区段部分重叠的位置之外的第二超导体层的表面上。图5D示出了在第三超导体层已经直接形成在第一超导体层的表面的一部分和第二超导体层的表面的一部分上之后的基板的示意图。

在一些实施方式中，第一接触远离开口区域的第一侧延伸，第二接触远离开口区域的不同的第二侧延伸。在这些实施方式中，第一接触和第二接触可以沿正交的方向延伸。

形成第三超导体层可以包括：在第一超导体层和第二超导体层上形成第二抗蚀剂层；图案化第二抗蚀剂层，以形成第一接触开口和第二接触开口；以及在图案化第二抗蚀剂层上沉积第三超导体层并去除第二抗蚀剂层，以形成第一接触和第二接触。可选地，在沉积第三超导体层之前，可以对暴露在第一接触开口中的第一超导体层的表面和暴露在第二接触开口中的第二超导体层的表面上执行离子铣。

为了方便起见，已经参照使用已被图案化为暴露单个开口区域的第一抗蚀剂层来形成单个约瑟夫森结描述了工艺400。然而，在一些实施方式中，第一抗蚀剂层可以包括多个开口区域，使得工艺400可以用于并行地形成多个约瑟夫森结。

通过工艺400形成的器件，例如下面图5D所示的器件，可以被提供用于各种应用。例如，该器件可以被提供用作量子电路中的元件、约瑟夫森放大器或用作微波部件。作为另一示例，该器件可以被提供用作模拟电路中的元件，例如微波部件，诸如开关、混频器、移相器、谐振器、滤波器或检测器。

图5A-5D是在用于形成具有降低的杂散电感的约瑟夫森结的第二示例工艺400期间的示例基板502的俯视图的示意图。

图5A示出了所提供的基板502的示意图。基板502包括用于限定约瑟夫森结的第一抗蚀剂层504。在一些实施方式中，第一抗蚀剂层504的高度可以在大约0.1微米至大约4微米之间。第一抗蚀剂层504被图案化为包括暴露基板502的表面的开口区域506。例如，第一抗蚀剂层504可以使用光学刻蚀来图案化。开口区域506包括例如矩形开口区域(诸如正方形开口区域)，该矩形开口区域在所有侧上被第一抗蚀剂层504侧向地包围。例如，开口区域506是中央开口区域，其没有从中央开口区域506向外延伸的任何伸长开口部分(诸如图3A所示的伸长部分306c、306b)。图5A所示的基板502的示意图对应于图4的步骤402。

图5B示出了在第一超导体材料508沉积在图5A所示的第一抗蚀剂层504上之后的基板502的示意图。图5B所示的基板502的示意图对应于图4的步骤404。在一些实施方式中，第一超导体材料508可以是铝。

第一超导体材料508可以沿第一方向相对于基板502的上表面以第一非法线角度沉积在第一抗蚀剂层504上，如以上参照图1B所述。在一些实施方式中，第一非法线角度可以是45度。沿第一方向相对于基板502以第一非法线角度沉积第一超导体材料508在开口区域506内形成第一超导体层510(由虚线限定)。如图5B所示，抗蚀剂层504的图案化阻止第一超导体层510形成在开口区域506的至少第一部分中，例如，在开口区域506的顶部区段中。例如氧化物层的绝缘体层可以形成在第一超导层510的一部分上，该绝缘体层可以用作超导体隧道结或约瑟夫森结的势垒层。

图5C示出了在例如氧化物层的绝缘体层形成在图5B的第一超导层510的一部分上并且第二超导体材料512沉积在绝缘体层和图5A所示的第一抗蚀剂层504上之后的基板502的示意图。图5C所示的基板502的示意图对应于图4的步骤406。在一些实施方式中，第二超导体材料512可以是铝。

第二超导体材料512可以沿第二方向相对于基板502的上表面以第二非法线角度沉积在绝缘体层和第一抗蚀剂层504上，如以上参照图1B所述。在一些实施方式中，第二非法线角度可以是45度。沿第二方向相对于基板502以第二非法线角度沉积第二超导体材料512在开口区域506内形成第二超导体层514(由阴影区域限定)。如图5C所示，抗蚀剂层504的图案化阻止第二超导体层514形成在开口区域506的至少第二部分中，例如，在开口区域506的最右侧的区段中，从而留下右侧最上面的拐角，其没有形成在基板的暴露部分上的超导体层。

在开口区域506内的第一超导体层510、绝缘体层和第二超导体层514提供超导体隧道结。在一些实施方式中，开口部分506的其中形成第一超导体层510的第一区段和开口部分506的其中形成第二超导体层514的第二区段可以仅部分地例如在区域516中重叠。在这些实施方式中，超导体隧道结可以形成在开口部分506的第一区段和开口部分506的第二区段部分重叠的位置。在图5C所示的示例中，超导体隧道结被限定在由虚线518包围的区域内。

图5D示出了在第三超导体层已经直接形成在图5B的第一超导体层510的表面的一部分和图5C的第二超导体层514的表面的一部分上之后的基板502的示意图。第三超导体层分别将第一接触520a提供到超导隧道结518以及将分离的第二接触520b提供到超导体隧道结518。图5D所示的基板502的示意图对应于图4的步骤410。

在一些实施方式中，第一接触520a可以形成在位于开口部分506的第一区段和开口部分506的第二区段部分重叠的位置之外(例如，在图5C的区域516之外)的第一超导体层510的表面上。类似地，在一些实施方式中，第二接触520b可以形成在位于开口部分506的第一区段和开口部分506的第二区段部分重叠的位置之外(例如，在图5C的区域516之外)的第二超导体层514的表面上。

如图5D所示，第一接触520a可以远离开口区域506的第一侧522a延伸，第二接触520b可以远离开口区域的不同的第二侧522b延伸。在一些实施方式中，第一接触520a和第二接触520b可以沿正交的方向延伸，即，第一侧522a和第二侧522b可以正交。

以这种方式沉积第三超导体层将电接触提供到超导体隧道结518以及提供到电路的其余部分(例如电路元件524a和524b)，以提供低电感的电流路径。电路元件524a和524b可以包括例如形成在基板上的其他部件，包括例如接地连接、电感器、电容器、其他约瑟夫森结、量子比特、共面波导、量子比特读出谐振器、量子比特控制元件(例如量子比特Z控制元件或量子比特XY控制元件)及其他电路元件。尽管未在图5D中示出，但是在一些实施方式中，电路元件520a、520b、524a和524b可以比结引线514和510宽(如果需要，例如，以减小电感)。

可用于形成量子电路元件的超导材料的示例是铝。铝可以与电介质结合使用以建立作为量子电路元件的常用部件的约瑟夫森结。可用铝形成的量子电路元件的示例包括诸如超导共面波导、量子LC振荡器、量子比特(例如通量量子比特或电荷量子比特)、超导量子干涉器件(SQUID)(例如RF-SQUID或DC-SQUID)、电感器、电容器、传输线、接地面等的电路元件。其他超导体材料可以包括例如铌或钛氮化物。

铝也可用于形成超导经典电路元件，其可与超导量子电路元件以及基于互补金属氧化物半导体(CMOS)电路的其他经典电路元件互操作。可用铝形成的经典电路元件的示例包括快速单通量量子(RSFQ)器件、互易量子逻辑(RQL)器件和ERSFQ器件(其是RSFQ的不使用偏置电阻器的高能效版本)。其他经典电路元件也可用铝形成。经典电路元件可以被配置为通过对数据执行基本的算术、逻辑和/或输入/输出操作来共同执行计算机程序的指令，其中所述数据以模拟或数字形式表示。

可用于形成量子电路元件的超导材料的另一示例是铌。铌可以用于形成布线、波导、电感器或电容器。在一些实施方式中，可以在同一电路元件中使用不同类型的超导材料。例如，第一类型的超导材料(例如铌)可以用于布线、波导、电感器、电容器等，第二类型的超导体(例如铝)可以用于形成约瑟夫森结。

在此描述的工艺可能需要沉积一种或更多种材料，诸如超导体、电介质和/或金属。取决于所选择的材料，这些材料可以使用诸如化学气相沉积、物理气相沉积(例如蒸发或溅射)或外延技术及其他沉积工艺的沉积工艺来沉积。在此描述的工艺还可能需要在制造期间从器件去除一种或更多种材料。取决于要去除的材料，去除工艺可以包括例如湿蚀刻技术、干蚀刻技术、剥离工艺或化学机械抛光。

本说明书中描述的主题和操作的实施方式可以在数字电子电路、模拟电子电路、合适的量子电路(或更一般地，量子计算系统)中实施，在有形地体现的软件或固件中实施，在包括在本说明书中公开的结构及其结构等同物的计算机硬件中实施，或在它们中的一个或更多个的组合中实施。术语“量子计算系统”可以包括但不限于量子计算机、量子信息处理系统、量子密码系统或量子模拟器。

术语量子信息和量子数据是指在量子系统中携带、保持或存储的信息或数据，其中最小的非平凡系统是量子比特，即定义量子信息的单位的系统。要理解是的，术语“量子比特”涵盖在对应的背景下可适当地近似为两能级系统的所有量子系统。这样的量子系统可以包括例如具有两个或更多个能级的多能级系统。举例来说，这样的系统可以包括原子、电子、光子、离子或超导量子比特。在许多实施方式中，计算基础状态被标识为基态和第一激发态，然而要理解的是，其中用更高能级的激发态来标识计算状态的其他设置是可能的。

量子电路元件(也称为量子计算电路元件)包括用于执行量子处理操作的电路元件。即，量子电路元件被配置为利用诸如叠加和纠缠的量子力学现象，以按非确定性方式对数据执行操作。某些量子电路元件(诸如量子比特)可以被配置为同时以多于一种的状态来表示信息并对信息进行操作。超导量子电路元件的示例包括诸如量子LC振荡器、量子比特(例如通量量子比特、相位量子比特或电荷量子比特)和超导量子干涉器件(SQUID)(例如RF-SQUID或DC-SQUID)等的电路元件。

相比之下，经典电路元件一般以确定性方式处理数据。经典电路元件可以被配置为通过对数据执行基本的算术、逻辑和/或输入/输出操作来共同执行计算机程序的指令，其中所述数据以模拟或数字形式表示。在一些实施方式中，经典电路元件可以用于通过电连接或电磁连接向量子电路元件发送数据和/或从量子电路元件接收数据。经典电路元件的示例包括基于CMOS电路的电路元件、快速单通量量子(RSFQ)器件、互易量子逻辑(RQL)器件和ERSFQ器件(其是RSFQ的不使用偏置电阻器的高能效版本)。

在某些情况下，可以使用例如超导量子和/或经典电路元件来实施量子和/或经典电路元件中的一些或全部。超导电路元件的制造可能需要沉积一种或更多种材料，诸如超导体、电介质和/或金属。取决于所选择的材料，这些材料可以使用诸如化学气相沉积、物理气相沉积(例如蒸发或溅射)或外延技术及其他沉积工艺的沉积工艺来沉积。在此描述的用于制造电路元件的工艺可能在制造期间需要从器件去除一种或更多种材料。取决于要去除的材料，去除工艺可以包括例如湿蚀刻技术、干蚀刻技术、剥离工艺或化学机械抛光。可以使用已知的刻蚀技术(例如光刻或电子束刻蚀)来图案化形成在此描述的电路元件的材料。

在使用超导量子电路元件和/或超导经典电路元件(诸如在此描述的电路元件)的量子计算系统的操作期间，超导电路元件在低温恒温器内被冷却至允许超导体材料表现出超导特性的温度。超导体(备选地，超导)材料可以被理解为在超导临界温度处或在超导临界温度以下表现出超导特性的材料。超导材料的示例包括铝(1.2开尔文的超导临界温度)和铌(9.3开尔文的超导临界温度)。因此，诸如超导迹线和超导接地面的超导结构由在超导临界温度处或在超导临界温度以下表现出超导特性的材料形成。

在某些实施方式中，可以使用电耦合和/或电磁耦合到量子电路元件的经典电路元件来提供用于量子电路元件(例如量子比特和量子比特耦合器)的控制信号。可以以数字和/或模拟形式来提供控制信号。

虽然本说明书包含许多具体的实施细节，但是这些不应被解释为对所要求保护的范围的限制，而应被解释为对特定实施方式所特有的特征的描述。在本说明书中在分离的实施方式的上下文中描述的某些特征也可以在单个实施方式中组合实施。相反，在单个实施方式的上下文中描述的各种特征也可以分别在多个实施方式中实施或以任何合适的子组合来实施。而且，尽管特征可以在上面被描述为以某些组合起作用并且甚至最初如此声称，但是在一些情况下可以从组合中去除所要求保护的组合中的一个或更多个特征，并且所要求保护的组合可以针对子组合或子组合的变体。

类似地，虽然在附图中按特定的顺序描绘了操作，但是这不应被理解为要求按示出的特定顺序或按连续的顺序来执行这样的操作、或要求执行所有示出的操作来实现期望的结果。在某些情形下，多任务和并行处理可以是有利的。此外，在上述实施方式中的各种系统模块和部件的分离不应被理解为在所有实施方式中都要求这样的分离，并且应理解，所描述的程序部件和系统一般可以一起集成在单个软件产品中或打包成多个软件产品。

已经描述了本主题的特定实施方式。其他实施方式在所附权利要求的范围内。例如，权利要求中记载的动作可以按不同的顺序执行并仍然实现期望的结果。作为一个示例，附图中描绘的工艺不一定要求示出的特定顺序或连续的顺序来实现期望的结果。在一些情况下，多任务和并行处理可以是有利的。