基于沟道阵列的异质结场效应晶体管及其制作方法和应用
阅读说明：本技术 基于沟道阵列的异质结场效应晶体管及其制作方法和应用 (Heterojunction field effect transistor based on channel array and preparation method thereof and application ) 是由 张晓东 张辉 张佩佩 郝荣晖 宋亮 于国浩 蔡勇 *** 于 2018-05-21 设计创作，主要内容包括：本发明公开了一种基于沟道阵列的异质结场效应晶体管及其制作方法和应用。所述基于沟道阵列的异质结场效应晶体管包括异质结以及与所述异质结配合的源极、漏极和栅极,异质结中形成有二维电子气,源极与漏极通过二维电子气电连接；所述晶体管还包括形成在所述异质结上的第三半导体,第三半导体能够将分布于其下方的二维电子气耗尽,在所述栅极下方的第三半导体中还形成有至少一第四半导体,并且第四半导体下方的二维电子气被保留而形成沟道。本发明提供的制作方法无需采用刻蚀技术,避免了刻蚀均匀性、重复性以及刻蚀损伤等问题；以H等离子处理或H扩散的方式处理P-GaN,处理深度可控,不会对下层材料以及二维电子气造成损伤,保证了器件的可靠性。(The invention discloses a kind of heterojunction field effect transistor based on channel array and preparation method thereof and application.The heterojunction field effect transistor based on channel array includes hetero-junctions and source electrode, drain and gate with hetero-junctions cooperation, and two-dimensional electron gas is formed in hetero-junctions, and source electrode is electrically connected with drain electrode by two-dimensional electron gas；The transistor further includes the third semiconductor being formed on the hetero-junctions, third semiconductor can exhaust the two-dimensional electron gas for being distributed in below, at least one the 4th semiconductor is also formed in third semiconductor below the grid, and the two-dimensional electron gas below the 4th semiconductor is retained and forms channel.Production method provided by the invention is without lithographic technique, the problems such as avoiding etching homogeneity, repeatability and etching injury；P-GaN is handled in such a way that H plasma treatment or H are spread, processing depth is controllable, will not cause to damage to subsurface material and two-dimensional electron gas, ensure that the reliability of device.)
技术领域
本发明涉及特别涉及一种基于沟道阵列的异质结场效应晶体管及其制作方法，属于半导体 射频器件技术领域。
背景技术
半导体异质结是由两种以上不同半导体材料组成。由于不同半导体材料之间具有不同的物 理化学参数(如电子亲和势、能带结构、介电常数、晶格常数等)，其接触界面处会产生各种 物理化学属性的失配，从而使异质结具有很多新特性。异质结场效应晶体管的基本结构就是包 含一个由宽带隙材料和窄带隙材料构成的异质结。在该异质结中，掺N型杂质的宽带隙材料作 为电子的提供层向不掺杂窄带隙材料提供大量的电子，或者由于强极化材料的极化效应引起大 量电子，这些电子积累在由两种材料导带的能量差形成的三角势阱中形成二维电子气。由于脱 离了施主电离中心的散射，而呈现出很高的迁移率。利用高浓度、高迁移率的二维电子气作为 导电沟道，沟道中的电子浓度受到栅极电压的调制，在栅极两侧设置源区与漏区，即形成异质 结场效应晶体管。由于其具有非常高的截止频率和振荡频率、高的电流密度、较小的短沟道效 应以及良好的噪声性能，异质结场效应晶体管在微波电路方面具有非常广泛的应用。
从二十世纪六七十年代开始，III-V族化合物半导体电子器件成为人们研究的重点，尤其是 到了九十年代发现采用Mg注入实现P型GaN材料的外延以来，更是把GaN宽禁带半导体材料 和器件的研究推向了崭新的研究阶段，到目前为止，GaN相关材料和器件依旧是国际上的研究 热点。GaN体材料的禁带宽度为3.4eV，击穿场强为3.3MV/cm，其与AlGaN形成的二维电子 气迁移率大于2000cm2/V·s，载流子面浓度可达1.0E13/cm2，因而具有AlGaN/GaN异质结构的 半导体器件更适合于高频大功率方面的应用。
然而，GaN晶体管的线性最终限制了这些器件在许多应用中的功率密度和效率，因为器件 的工作点通常需要回退以满足线性规范。事实上，随着工作频率通过减小栅长而增加到毫米波 范围，预计线性会进一步降低。在过去的几年中，提出了几种物理机制来解释GaN HEMT中的 非线性行为，包括通道电阻的增加、光学声子发射、界面散射以及在高漏极电流下的自热效应 等。有一些报道提供了有助于提高GaN HEMT线性的技术，如MOSHEMT结构与自对准栅极 等。基于在高漏极电流水平下增加的通道电阻的理论，提出了鳍状纳米沟道以提高器件跨导和 截止频率的线性度。已经证明这种结构能够有效的提高器件的电流驱动能力并且抑制在高输出 水平下跨导与截止频率的下降。但是这种结构会因为侧壁金属带来寄生电容，影响器件的频率 特性。
现有技术中一种基于沟道阵列结构的异质结场效应晶体管的结构，其通过电子束曝光和干 法刻蚀的方法实现纳米沟道，同时制作的环栅金属，使得器件的跨导提高，从而提高了器件的 频率特性。但是此方案采用了刻蚀技术，刻蚀均匀性和重复性难把握，同时刻蚀技术导致沟道 侧壁的损伤，使得沟道边缘处2DEG耗尽，器件沟道中的电子消失，器件无法正常工作，且侧 壁金属使器件的寄生电容增加，影响器件的频率特性。
基于现有技术中的通过电子束曝光与干法刻蚀的方式实现沟道阵列，其所实现的器件存在 诸如①阈值电压低；②在栅极施加一定正压情况下会发生导通现象，正向栅漏电大；③栅极正 向最大安全工作电压较小，抗干扰能力弱；④沟道宽度只有几十纳米，工艺控制困难等缺点； 同时，现有技术中所利用的干法刻蚀技术，刻蚀均匀性和重复性不高，刻蚀技术导致沟道侧壁 的损伤，使得沟道边缘处2DEG耗尽，器件沟道中的电子消失，器件无法正常工作。
发明内容
本发明的主要目的在于提供一种基于沟道阵列的异质结场效应晶体管及其制作方法和应 用，以克服现有技术的不足。
为实现前述发明目的，本发明采用的技术方案包括：
本发明实施例提供了一种基于沟道阵列的异质结场效应晶体管，包括异质结以及与所述异 质结配合的源极、漏极和栅极，所述异质结中形成有二维电子气，所述源极与漏极通过所述二 维电子气电连接；其特征在于：所述晶体管还包括形成在所述异质结上的第三半导体，所述第 三半导体能够将分布于其下方的二维电子气耗尽，在所述栅极下方的第三半导体中还形成有至 少一第四半导体，并且所述第四半导体下方的二维电子气被保留而形成沟道。
本发明实施例还提供了一种基于沟道阵列的异质结场效应晶体管的制作方法，包括提供异 质结的步骤以及制作与异质结配合的源极、漏极的步骤，所述异质结中形成有二维电子气，以 及还包括：
在所述异质结上形成第三半导体，所述第三半导体能将位于其下方的二维电子气耗尽；
将所述第三半导体的第一区域钝化处理形成至少一第四半导体，且使所述第四半导体下方 的二维电子气被保留；以及制作与所述第四半导体配合的栅极。
本发明实施例还提供了所述的基于沟道阵列的异质结场效应晶体管或由所述的基于沟道阵 列的异质结场效应晶体管的制作方法制作的基于沟道阵列的异质结场效应晶体管于射频领域的 应用。
与现有技术相比，本发明的优点包括：
1)本发明实施例提供的制作方法可实现增强型，栅下沟道处P-GaN不以H等离子体或H 扩散的方式处理可实现增强型沟道阵列的器件；
2)本发明实施例提供的制作方法不需要对器件栅下区域进行刻蚀，避免了因刻蚀工艺引入 的均匀性、重复性和引入损伤问题；
3)无界面态影响，提高了器件可靠性；
4)减小寄生电容影响，提高器件的频率特性；
5)由于沟道的引入，单条沟道的电流相比传统器件小得多，所以散热要比传统器件更好， 因此可以有效的抑制传统异质结场效应晶体管中存在的自热效应；
6)本发明实施例提供的制作方法工艺简单，重复性好；
7)本发明实施例提供的基于沟道阵列的异质结场效应晶体管，可以采用传统的半导体微加 工技术完成，可以使用的设备包括光刻系统(如电子束光刻、离子束光刻、浸入式光刻、分布 式曝光以及光学曝光等设备)、纳米压印技术、刻蚀设备(RIE、ICP、NLD等)、离子注入设 备等。
附图说明
图1是本发明一典型实施案例中制作形成的外延材料结构示意图；
图2是本发明一典型实施案例中制作形成源极和漏极后的器件结构示意图；
图3是本发明一典型实施案例中以H等离子体或H扩散处理方式制作形成半导体阵列后的 器件结构示意图；
图4是本发明一典型实施案例中制作形成的一种基于沟道阵列结构的异质结场效应晶体管 的结构示意图；
图5是本发明一典型实施案例中一种基于沟道阵列结构的异质结场效应晶体管的俯视图。
具体实施方式
鉴于现有技术中的不足，本案发明人经长期研究和大量实践，得以提出本发明的技术方 案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
本发明实施例提供了一种基于沟道阵列的异质结场效应晶体管，包括异质结以及与所述异 质结配合的源极、漏极和栅极，所述异质结中形成有二维电子气，所述源极与漏极通过所述二 维电子气电连接；其特征在于：所述晶体管还包括形成在所述异质结上的第三半导体，所述第 三半导体能够将分布于其下方的二维电子气耗尽，在所述栅极下方的第三半导体中还形成有至 少一第四半导体，并且所述第四半导体下方的二维电子气被保留而形成沟道。
进一步的，所述晶体管包括由复数个所述第四半导体取向排列形成的半导体阵列。
进一步的，所述第四半导体的两端分别指向源极和漏极。
进一步的，所述第四半导体的宽度为1nm-10μm。
进一步的，所述第四半导体由所述第三半导体的第一区域经钝化处理形成。
优选的，所述钝化处理包括H等离子体或H扩散处理，或其他可以将P型半导体转化为高 阻半导体或非P型半导体的方法。
更进一步的，所述第三半导体中还形成有至少一阻挡区，所述阻挡区用于在所述第三半导 体内阻断源极与漏极之间的电连接。
优选的，所述阻挡区由所述第三半导体的第二区域经钝化处理形成。
优选的，所述钝化处理包括H等离子体或H扩散处理，或其他可以将P型半导体转化为高 阻半导体或非P型半导体的方法。
优选的，所述阻挡区分布于源极与第四半导体之间和/或漏极与第四半导体之间。
优选的，所述阻挡区的材质包括HR-GaN。
进一步的，所述异质结包括第一半导体和第二导体，所述第二半导体形成于第一半导体 上，且具有宽于第一半导体的带隙，所述第三半导体形成在第二半导体上。
优选的，所述源极、漏极与第二半导体形成欧姆接触。
优选的，所述第一半导体、第二导体的材质选自III-V族化合物。
优选的，所述第一半导体、第二导体的材质选自III族氮化物。
优选的，所述第一半导体的材质包括GaN或GaAs，但不限于此。
优选的，所述第二半导体的材质包括AlGaN、AlInN、AlGaAs或AlInAs，但不限于此。
进一步的，所述第三半导体为P型半导体。
优选的，所述P型半导体的材质包括P-GaN、P-AlGaN、P型金刚石或P-NiO，但不限于此。
进一步的，所述异质结的厚度为1nm～10μm。
进一步的，所述第三半导体的厚度为10nm～10μm。
进一步的，所述第四半导体的材质包括HR-GaN。
优选的，所述第一半导体和第二半导体之间还设置有***层。
优选的，所述***层的材质包括InGaN或AlN，但不限于此。
进一步的，所述异质结形成在缓冲层上，所述缓冲层形成在衬底上。
优选的，所述缓冲层的材质包括高阻GaN或高阻AlGaN，但不限于此。
优选的，所述缓冲层的厚度为1nm-10μm。
优选的，所述衬底的材质包括硅、蓝宝石、碳化硅或氮化镓，但不限于此。
优选的，所述衬底的厚度为10-5000μm。
进一步的，所述栅极与第四半导体之间形成肖特基接触或欧姆接触；或者，所述栅极与第 四半导体之间还分布有介质层。
进一步的，所述晶体管包含场板结构或不含场板结构。
本发明实施例还提供了一种基于沟道阵列的异质结场效应晶体管的制作方法，包括提供异 质结的步骤以及制作与异质结配合的源极、漏极的步骤，所述异质结中形成有二维电子气，以 及还包括：
在所述异质结上形成第三半导体，所述第三半导体能将位于其下方的二维电子气耗尽；
将所述第三半导体的第一区域钝化处理形成至少一第四半导体，且使所述第四半导体下方 的二维电子气被保留而形成沟道；以及
制作与所述第四半导体配合的栅极。
进一步的，所述的制作方法具体包括：对所述第三半导体的第一区域进行钝化处理形成由 复数个取向排列的第四半导体组成的半导体阵列。
进一步的，所述的制作方法还包括：将所述第三半导体的第二区域钝化处理形成至少一阻 挡区，所述阻挡区用于在所述第三半导体内阻断源极与漏极之间的电连接。
优选的，所述阻挡区分布于源极与第四半导体之间和/或漏极与第四半导体之间。
优选的，所述钝化处理包括H等离子体或H扩散处理，或其他可以将P型半导体转化为高 阻半导体或非P型半导体的方法。
进一步的，所述异质结包括第一半导体和第二导体，所述第二半导体形成于第一半导体 上，且具有宽于第一半导体的带隙，所述第三半导体形成在第二半导体上。
优选的，所述源极、漏极与第二半导体形成欧姆接触。
优选的，所述第一半导体、第二导体的材质选自III-V族化合物。
优选的，所述第一半导体、第二导体的材质选自III族氮化物。
优选的，所述第一半导体的材质包括GaN或GaAs，但不限于此。
优选的，所述第二半导体的材质包括AlGaN、AlInN、AlGaAs或AlInAs，但不限于此。
进一步的，所述第三半导体为P型半导体。
优选的，所述P型半导体的材质包括P-GaN、P-AlGaN、P型金刚石或P-NiO，但不限于此。
进一步的，所述异质结的厚度为10nm～10μm。
进一步的，所述第三半导体的厚度为10nm～10μm。
进一步的，所述第四半导体的材质包括HR-GaN。
优选的，所述第一半导体和第二半导体之间还设置有***层。
优选的，所述***层的材质包括InGaN或AlN，但不限于此。
进一步的，所述异质结形成在缓冲层上，所述缓冲层形成在衬底上。
优选的，所述缓冲层的材质包括高阻GaN或高阻AlGaN，但不限于此。
优选的，所述缓冲层的厚度为1nm-10μm。
优选的，所述衬底的材质包括硅、蓝宝石、碳化硅或氮化镓，但不限于此。
优选的，所述衬底的厚度为10-5000μm。
进一步的，所述栅极与第四半导体之间形成肖特基接触或欧姆接触；或者，所述栅极与第 四半导体之间还分布有介质层。
进一步的，所述晶体管包含场板结构或不含场板结构。
本发明实施例还提供了所述的基于沟道阵列的异质结场效应晶体管或由所述的基于沟道阵 列的异质结场效应晶体管的制作方法制作的基于沟道阵列的异质结场效应晶体管于射频领域的 应用。
本发明实施例中提供的基于沟道阵列的异质结场效应晶体管的结构如图4和图5所示，本 发明实施例通过在III-V族元素化合的化合物异质结构上沉积p-GaN(或P-AlGaN等P型半导体 材料)，并制作如图4所示的器件结构，在MOCVD或者MBE进行P-GaN材料外延时用Mg 作为掺杂剂，而H与Mg形成络合物，使Mg不能形成有效的掺杂(此时为高阻氮化镓(HR-GaN))，进而影响P-GaN空穴浓度；一般在外延掺杂Mg的GaN之后进行退火工艺，使H溢 出，而Mg激活形成P-GaN，所以H在P-GaN和HR-GaN相互转换中扮演着极为重要的角 色，用H等离子体或H扩散处理Mg激活后的P-GaN，使得Mg不再作为有效掺杂。采用可以 产生氢(H)等离子体或氢(H)扩散的设备，不局限于反应离子刻蚀(ICP，RIE，NLD)等 设备，利用H等离子体或H扩散处理基于AlGaN/GaN二维电子气的电子器件的P-GaN，形成 HR-GaN阵列。在H等离子体或H扩散处理过程中，H等离子体或H扩散或H扩散处理过的 P-GaN区域会被钝化形成高阻氮化镓(HR-GaN)，进而在HR-GaN区域下的AlGaN/GaN二维 电子气不被P-GaN耗尽，从而形成具有二维电子气的纳米沟道阵列。
本发明实施例提供的基于沟道阵列的异质结场效应晶体管的制作方法无需采用刻蚀技术， 避免了刻蚀均匀性、重复性以及刻蚀损伤等问题；同时，以H等离子处理或H扩散的方式P- GaN深度可控，不会对下层材料以及二维电子气造成损伤，保证了器件的可靠性。
在一些较为具体的实施方案中，一种基于沟道阵列的异质结场效应晶体管的制作方法可以 包括如下步骤：
1)利用金属有机化合物化学气相沉积(MOCVD)或分子束外延(MBE)或氢化物气相外 延(HVPE)等外延技术，生长衬底/缓冲层/III-V族元素化合物异质结构/P型半导体材料结构； 衬底的材质可以选用Si、SiC或者蓝宝石等，衬底的厚度可以从10μm到10mm；优选的，缓 冲层可以选用高阻GaN等，缓冲层的厚度可以从10nm到1mm；优选的，III-V族元素化合物异质结构可以是AlGaN/GaN异质结构、AlInN/GaN异质结构、AlGaN/InGaN/GaN异质结构、AlGaN/AlN/GaN异质结构等；优选的，III-V族元素化合物异质结构的厚度可以从10nm到 10μm；优选的，p型半导体可以选用p-GaN、p-AlGaN、p型金刚石、p-NiO等p型半导体材 料，厚度可以从1nm到1μm；
2)利用反应离子刻蚀、离子束刻蚀等干法或湿法刻蚀技术去除源漏欧姆区域的P型半导体 (例如P-AlGaN、P型金刚石、P-NiO等P型半导体材料)以及部分AlGaN层，刻蚀区域可以 通过光刻或掩膜转移技术确定；
3)利用电子束蒸发或溅射等金属沉积技术，在欧姆区域制作源电极(S)和漏电极(D)，随后对欧姆金属退火处理，目的是使源电极和漏电极与异质结形成良好的欧姆接触；处理区域可以通过光刻和掩膜转移等技术进行确定；异质结场效应管结构中可以没有场板，或 者也可以加入源场板以提高器件的击穿电压，提高器件的性能；
4)采用可以产生氢(H)等离子体或者有氢(H)气氛的设备，不局限于反应离子刻蚀(ICP，RIE，NLD)等设备，利用H等离子体或H扩散处理基于AlGaN/GaN二维电子气的电 子器件的沟道区域的P-GaN；同时将源漏欧姆区域附近的P-GaN也以H等离子体或H扩散处 理，以防止源漏金属通过P-GaN连通，H等离子体或H扩散处理的区域均与源漏欧姆区域连 接；处理区域可以通过光刻和掩膜转移等技术进行确定；优选的，HR-GaN(即第四半导体) 的平面几何形状为规则形状或非规则形状；优选的，并列的不同HR-GaN的形状为相同形状或 非相同形状；HR-GaN可以是单条，也可是多条HR-GaN组成的HR-GaN阵列；每条HR-GaN 的宽度可以从几个纳米到几个微米，例如1nm～10μm的范围，从而形成宽度从几个纳米到几个 微米的沟道；HR-GaN的长度和宽度可调；
5)利用电子束蒸发或溅射等金属沉积技术，在源电极(S)与漏电极(D)之间的沟道上 制作栅电极(G)；处理区域可以通过光刻和掩膜转移等技术进行确定，栅金属的形状为普 通、T型或V型；栅金属的尺寸为亚微米或更大尺寸；栅金属与第四半导体的接触可以是肖特 基接触或欧姆接触，或者为了进一步减小栅泄露电流或增加器件的击穿电压，也可以采用金属- 绝缘层-半导体接触或金属-氧化层-半导体接触；异质结场效应管结构中可以没有场板，或者也 可以加入栅场板以提高器件的击穿电压，提高器件的性能。
例如，本发明一具体实施例提供了一种基于沟道阵列的异质结场效应晶体管，其结构可以 参阅图4-图5所示，其包括GaN/III族氮化物半导体异质结，GaN/III族氮化物半导体异质结形 成于蓝宝石衬底上，在GaN/III族氮化物半导体异质结上形成有源极和漏极，所述源极与漏极通 过所述二维电子气电连接，在GaN层上形成有P型半导体，所述P型半导体能够将分布于其下 方的二维电子气耗尽；在P型半导体中形成有由复数个HR-GaN(即第四半导体)取向排列形 成的HR-GaN阵列，所述HR-GaN的两端分别指向源极和漏极，位于HR-GaN阵列下方的二维 电子气被保留而形成所述沟道阵列；栅极设置于所述HR-GaN阵列上；以及，在源极与HR- GaN之间、漏极与HR-GaN之间的P型半导体中还形成有阻挡区高阻半导体。
本实施例异质结场效应晶体管的一种制作方法可以包括如下步骤：
1)利用金属有机化合物化学气相沉积(MOCVD)生长如图1所示的外延材料结构，衬底 材质选用硅，蓝宝石，碳化硅，氮化镓或其他材料，厚度为10μm～5000μm，优选为400μm；缓 冲层的材质选用高阻GaN或高阻AlGaN，厚度为1nm～5000nm，优选为4200nm；AlGaN/GaN异 质结构(GaN可以替换为GaAs或其他能够提供异质结的材料，AlGaN可以替换为AlInN、AlGaAs或InGaAs或其他能够提供异质结的材料)中GaN厚度为100nm～500nm，优选为260nm；AlGaN厚度为15nm～30nm，优选为18nm，其中Al组分的含量为15～30wt％，优选为18wt％；p型 半导体材料选用p-GaN，厚度为10nm～200nm，优选为70nm；
2)利用反应离子刻蚀技术去除源漏欧姆区域的P-GaN以及部分AlGaN层，并采用电子束 蒸发技术制作源极金属与漏极金属(源极金属和/或漏极金属可以是Ti/Al/Ni/Au，即，包括依次 层叠设置的Ti层、Al层、Ni层、Au层)，随后在氮气(N2)条件下875℃退火30s，制作形 成源极金属和漏极金属后的器件结构如图2所示；
3)采用可反应离子刻蚀(ICP)设备，以H等离子体或H扩散处理的方式处理基于AlGaN/GaN(异质结)二维电子气的电子器件的P-GaN，以形成由HR-GaN组成的半导体阵 列；同时将源漏欧姆区域附近的P-GaN也以H等离子体或H扩散处理的方式处理形成HR- GaN，以防止源漏金属通过P-GaN连通，H等离子体或H扩散处理的区域均与源漏欧姆区域连 接；制作形成沟道阵列的器件结构如图3所示；
4)采用电子束蒸发技术制作栅极金属(栅极金属可以是Ni/Au，其为依次层叠设置的Ni 层、Au层)，制作形成基于沟道阵列结构的异质结场效应晶体管。
较之现有技术，本发明实施例提供的基于沟道阵列的异质结场效应晶体管可以实现大于零 伏的阈值电压，栅极正向最大安全工作电压较高，抗干扰能力强，器件稳定性好，同时因其制 作方法无需采用刻蚀技术，避免了刻蚀均匀性、重复性以及刻蚀损伤等问题；同时，以H等离 子处理或H扩散处理的方式处理P-GaN，处理深度可控，不会对下层材料以及二维电子气造成 损伤，保证了器件的可靠性。
应当理解，上述实施例仅为说明本发明的技术构思及特点，其目的在于让熟悉此项技术的 人士能够了解本发明的内容并据以实施，并不能以此限制本发明的保护范围。凡根据本发明精 神实质所作的等效变化或修饰，都应涵盖在本发明的保护范围之内。