阅读说明：本技术 集成磁隔离芯片的边沿检测电路及边沿转换电路 (The edge sense circuit and edge conversion circuit of integrated Magnetic isolation chip ) 是由 王佐 袁思彤 文守甫 王建斌 罗和平 程瑜 李威 于 2019-08-22 设计创作，主要内容包括：集成磁隔离芯片的边沿检测电路和边沿转换电路,涉及集成电路技术。本发明包括：第一PMOS管,其源极接参考高电平,漏极接第二PMOS管的源极,栅极接信号输入端和第一输出点；第二PMOS管,其漏极接第二参考点,其栅极接第三PMOS管的栅极和漏极；第三PMOS管,其源极接参考高电平,其漏极通过第一电流源接地；第四NMOS管,其源极接地,栅极和漏极接第五NMOS管的栅极,漏极还接第二电流源的输出端；第五NMOS管,其源极接第六NMOS管的漏极,其漏极接第二输出点,漏极还通过电容接地；第六NMOS管,其源极接地,栅极接信号输入端。本发明的优点是电压比较稳定,没有了漏极寄生电容充放电的问题,开关速度快,而且没有电荷分流的问题。同时解决了数字控制信号电荷注入的问题。(The edge sense circuit and edge conversion circuit of integrated Magnetic isolation chip, are related to integrated circuit technique.The present invention includes: the first PMOS tube, and source electrode connects with reference to high level, and drain electrode connects the source electrode of the second PMOS tube, and grid connects signal input part and the first output point；Second PMOS tube, drain electrode connect the second reference point, and grid connects grid and the drain electrode of third PMOS tube；Third PMOS tube, source electrode connect with reference to high level, and drain electrode is grounded by the first current source；4th NMOS tube, source electrode ground connection, grid and drain electrode connect the grid of the 5th NMOS tube, and drain electrode also connects the output end of the second current source；5th NMOS tube, source electrode connect the drain electrode of the 6th NMOS tube, and drain electrode connects the second output point, and drain electrode also passes through capacity earth；6th NMOS tube, source electrode ground connection, grid connect signal input part.It is an advantage of the invention that voltage is more stable, the problem of without drain parasitic capacitance charge and discharge, switching speed is fast, and the problem of shunt without charge.Solves the problems, such as the injection of digital controlled signal charge simultaneously.)

集成磁隔离芯片的边沿检测电路及边沿转换电路

技术领域

本发明涉及集成电路技术。

背景技术

隔离器的作用是在医疗、通信、工业总线控制等场合中将电路系统中各具独立功能的电路模块隔离开来，避免了各功能模块之间的相互影响，保护敏感电路不受危险电压和电流的损坏。在图2、图3和图4中显示了两个地，即gnd1和gnd2，gnd1和gnd2可以处于不同电势。

长期以来大量使用的电路隔离器件是光耦器件，但是光耦器件寿命短、数据传输速率低、性能不稳定、体积过大，其缺点非常明显。

近十年来出现的一种新的隔离方式是使用片上集成变压器作为隔离器件进行隔离，也就是磁耦隔离。片上集成变压器加工在硅片上，变压器的原端线圈与副端线圈之间有一层隔离材料，从而起到隔离作用。磁耦隔离利用电磁感应定律，通过两个线圈之间的变化磁场实现了在隔离层上的数据通信。磁耦隔离具有寿命长、数据传输速率高、性能稳定、体积小等优点。

图1(a)是该类芯片架构的示意图，图中DIE1、DIE2和DIE3分别为编码器芯片、解码器芯片和硅基变压器芯片，DIE1和DIE2使用常规的CMOS工艺设计，DIE3使用的是自主研发的制造工艺。DIE1、DIE2和DIE3这三块裸片集成在一个封装里面，它们之间通过封装线进行连接。

由于集成磁耦隔离器件体积小，线圈电感量小，原端线圈与副端线圈在高频段的耦合系数更高，更利于传输信号，所以一般要对输入的低频方波信号进行编码，对其频率进行提升，以利于其通过变压器进行传输。一种常用的提升频率的方法就是对输入的方波信号进行边缘检测，把方波信号的上升沿和下降沿转换为一个持续时间大约为两纳秒的短脉冲，当此脉冲通过变压器后，再把它们恢复为方波的上升沿或下降沿。这种方法有一个问题，就是如何区分上升沿和下降沿的问题。图1(b)为这一编解码过程的流程图。

文献[1]介绍了一种使用两个变压器分别传输上升沿脉冲和下降沿脉冲的方法，如图2所示。在该方案中，输入方波的上升沿和下降沿都分别被转换为一个单脉冲，然后这两个单脉冲分别用两个不同的变压器进行传输，通过变压器后，这两个单脉冲再分别被恢复为上升沿和下降沿。这种做法的缺点就是需要用到两个变压器，浪费了芯片面积。

文献[2]和文献[3]介绍了一种双-单脉冲编码方案，如图3所示。在该方案中，上升沿用双脉冲表示，下降沿用单脉冲表示。这种方案的缺点是解码电路需要辨认出双脉冲和单脉冲，双脉冲跟单脉冲之间需要有一定的距离，这样会影响到数据的传输速率(即输入方波信号的上升沿和下降沿之间要有一定距离，从而方波信号的频率不能太高)。同时，编码、解码电路相对来说会比较复杂。

经检索，现在市场上磁耦隔离产品的最大传输速率是150Mbps(bps为bit persecond，即比特每秒，应用于不归零信号，下同)，即75MHz方波频率(见文献[4])。

参考文献：

[1]B.Chen,J.Wynne,and R.Lkiger,“High speed digital isolators usingmicroscale on-chip transformers,”Elektronik Mag.,2003.

[2]B.Chen,“Fully integrated isolated DC-DC converter usingmicrotransformers,”in Proc.23rd Annual IEEE Applied Power Electronics Conf.,Feb.2008,pp.335–338.

[3]B.Chen,“Isolated half-bridge gate driver with integrated high-sidesupply,”in Proc.IEEE Power Electronics Specialists Conf.,Jun.2008,pp.3615–3618.

[4]Digital-Isolator-Product-Selection-Guide.pdf，

http://www.analog.com/media/en/technical-documentation/product-selector-card/Digital-Isolator-Product-Selection-Guide.pdf

发明内容

传统的边沿检测电路所产生的脉冲宽度受集成电路制造工艺、电压、温度的影响较大，影响了隔离器芯片性能的稳定性和可靠性。针对这一问题，本发明提出了一种新的边沿检测电路，能大大减小脉冲宽度对集成电路制造工艺、电压和温度的依赖性，提高了脉冲宽度的稳定性，从而提高隔离器芯片的稳定性和可靠性。

本发明解决所述技术问题采用的技术方案是，集成磁隔离芯片的边沿检测电路，其特征在于，包括：

第一PMOS管，其源极接参考高电平，漏极接第二PMOS管的源极，栅极接信号输入端和第一输出点；

第二PMOS管，其漏极接第二参考点，其栅极接第三PMOS管的栅极和漏极；

第三PMOS管，其源极接参考高电平，其漏极通过第一电流源接地；

第四NMOS管，其源极接地，栅极和漏极接第五NMOS管的栅极，漏极还接第二电流源的输出端；

第五NMOS管，其源极接第六NMOS管的漏极，其漏极接第二输出点，漏极还通过电容接地；

第六NMOS管，其源极接地，栅极接信号输入端。

本发明还提供一种带有前述集成磁隔离芯片的边沿检测电路的边沿转换电路，其特征在于，所述第一输出点连接与门的第一输入端，第二输出点连接与门的第二输入端，与门的输出端作为上升沿短脉冲的输出端。第一输出点通过两个串联的非门连接与门的第一输入端，第二输出点通过两个串联的非门连接与门的第二输入端，

本发明还提供一种带有前述集成磁隔离芯片的边沿检测电路的边沿转换电路，其特征在于，所述第一输出点连接或非门的第一输入端，第二输出点连接或非门的第二输入端，或非门的输出端作为下降沿短脉冲的输出端。第一输出点通过两个串联的非门连接或非门的第一输入端，第二输出点通过两个串联的非门连接或非门的第二输入端。

本发明的优点是电压比较稳定，没有了漏极寄生电容充放电的问题，开关速度快，而且没有电荷分流的问题。同时解决了数字控制信号电荷注入的问题。利用电流对电容充放电所需时间的稳定性，以及源极开关电荷泵优异的充放电性能，把源极开关电荷泵应用于边沿检测电路中，实现了持续时间较为稳定的输出脉冲。

本发明产生的脉冲宽度受集成电路制造工艺偏差、芯片供电电压波动以及芯片温度变化的影响较小，其输出脉冲宽度的偏差仅为传统边沿检测电路的五分之一(仅考虑温度影响)到三分之一(同时考虑到工艺、电压和温度的影响)，能大大改善隔离器芯片工作的稳定性和可靠性。

附图说明

图1为电路隔离器的芯片架构以及数据传输流程示意图，其中a为芯片架构示意图，b为数据传输流程图。

图2为正向单脉冲的双变压器编解码方案。

图3为双-单脉冲编解码方案。

图4为现有技术的上升沿转换电路的示意图。

图5为现有技术的下降沿转换电路的示意图。

图6为本发明的上升沿转换电路的电路图。

图7为本发明的下降沿转换电路的电路图。

图8为输入方波上升沿检测时序图。

具体实施方式

现有的边沿检测电路是利用数字逻辑门的延时效应来产生短脉冲，如图4和图5所示，其中图4用于检测输入方波的上升沿，图5用于检测输入方波的下降沿。输入方波信号经两路到达与门或者或非门，一路直接到达，另外一路经过奇数个反相器，把输入方波进行延时和反相，最后在与门的输出端得到一个与上升沿对应的短脉冲，在或非门的输出端得到一个与下降沿对应的短脉冲。脉冲的持续时间取决于延时电路的延迟时间。电容的作用是增加延时电路的延迟时间。利用反相器进行延时有明显的缺点，就是反相器的延时受到工艺偏差、供电电压变化以及温度变化的影响较大，不大容易得到固定的延时。

参见图6，当第一PMOS管M1(依据图中标记简称M1，其他器件同理简称)关闭，M6打开时，M2提供恒定的电流，对C2进行充电，输出端电压上升；当M6关闭M1打开时，M5提供恒定的电流，对电容C2进行放电，输出端电压下降。

图6用于检测输入方波信号的上升沿，当上升沿来临时，输出一个短脉冲；图7用于检测输入方波信号的下降沿，当下降沿来临时，输出一个短脉冲。现在以图6为例，并结合图8的时序图，来说明该电路的工作原理。图7的工作原理可参考图6，区别在于末段的门电路。

图6中，IB为一固定偏置电流，用于偏置电流镜M2与M3，以及M4与M5。当输入方波信号还处于低电平时，M1关闭，M6打开，电流源M2以恒定的电流IB对电容C2进行充电，电容C2被充电到电源电压。当方波信号的上升沿到来时，M1关闭，M6打开，C2通过M5以恒定的电流IB进行放电，节点N2上的电压开始线性下降。当N2的电压下降到反相器INV3的阈值电压时，INV3翻转，N4的电压跟着跳变(见图8)。N4是输入方波N1的延迟和反相，延迟时间是C2从电源电压放电到INV3的阈值电压所需时间再加上INV3和INV4的延时；N3是输入方波N1的延迟，延迟时间是INV1加上INV2的延时。N3和N4最后通过与门在N5处产生一个与输入方波上升沿相对应的脉冲。由于INV1加上INV2的延时等于INV3加上INV4的延时，所以此脉冲的持续时间仅由C2的放电时间决定。为了提高电路的抗噪声性能，反相器INV1和INV3也可以用施密特触发器来代替。

在假设IB恒定不变的情况下，用某0.5微米混合信号集成电路工艺对图4和图6的电路进行了仿真，仿真结果见表一和表二。表一为不考虑工艺偏差和电压波动，仅仅考虑温度变化的情况下，所得到的脉冲宽度；表二为同时考虑到集成电路制造工艺偏差、芯片供电电压波动以及温度变化的情况下，得到的脉冲宽度。表一中，仿真温度范围为-55℃到125℃；表二为对电路进行全工艺角仿真的结果，其中电阻变化范围约为±10％，电容变化范围为±14％，NMOS和PMOS阈值电压变化范围约为±15％，电压变化范围为±10％，仿真温度范围为-55℃到125℃。表中的脉冲相对偏差定义为：

表一：仅考虑温度变化得到的脉冲宽度仿真结果

表二：同时考虑工艺偏差、电压波动和温度变化得到的脉冲宽度仿真结果

从表一和表二的仿真结果可知，使用源极开关电荷泵的边沿检测电路能大大减小脉冲宽度偏差。

表一和表二中的仿真使用了恒定的偏置电流IB，而实际电路中，偏置电流IB同样会受到工艺偏差、电压波动以及温度变化的影响。经查阅，如果仅仅考虑温度影响，偏置电流电路所产生的偏置电流的温度系数仅仅为30ppm/℃或更小(见文献[4]和[5])，也就是说，在-55℃到125℃范围内，偏置电流偏差仅仅为0.5％，此偏差在表一中的贡献可以忽略不计。如果同时考虑到工艺偏差、电压波动和温度变化，偏置电流的偏差值也仅仅在10％之内(见文献[6]和[7])，可用此偏差值对表二中的数据进行修正。由于边沿检测电路本身所引起的脉冲宽度变化与偏置电流所引起的脉冲宽度变化互不相关，由下式对6脉冲宽度偏差值进行修正：

其中Δt为总偏差，Δt₁为边沿检测电路自身引起的偏差，即25.8％，Δt₂为偏置电流的偏差，即10％，可算得Δt＝27.7％，也就是说，即使考虑了偏置电流偏差，应用了源极开关电荷泵的边沿检测电路所产生的脉冲宽度偏差仅为传统边沿检测电路的三分之一。

结论：使用源极开关电荷泵作为边沿检测电路的延时电路，其输出脉冲宽度的偏差仅为传统边沿检测电路的五分之一(仅考虑温度影响)到三分之一(同时考虑到工艺、电压和温度的影响)。