具体实施方式

图1为依据本发明一实施例的一种时钟故障检测器100的示意图。时钟故障检测器100可包含一时序控制信号产生器110，以及耦接至时序控制信号产生器110的至少一时钟故障检测模块，诸如时钟故障检测模块120A与120B。时序控制信号产生器110可用来接收一时钟信号CLK，且依据时钟信号CLK产生多个控制信号，以供为时钟故障检测器100进行时序控制，且上述至少一时钟故障检测模块诸如时钟故障检测模块120A与120B可用来依据所述多个控制信号进行时钟故障检测。尤其，上述至少一时钟故障检测模块诸如时钟故障检测模块120A与120B可包含在一乒乓模式中操作的多个第一积分器与多个采样保持电路，诸如耦接至时序控制信号产生器110的第一积分器INT1A与INT1B以及分别耦接至第一积分器INT1A与INT1B的采样保持电路SH_A与SH_B，且可包含耦接至时序控制信号产生器110的至少一第二积分器，诸如第二积分器INT2A与INT2B，并且可还包含耦接至所述多个采样保持电路以及上述至少一第二积分器的至少一比较器，诸如分别耦接至采样保持电路SH_A与SH_B以及第二积分器INT2A与INT2B的比较器CMP_A与CMP_B。

依据本实施例，第一积分器INT1A与INT1B可分别依据所述多个控制信号中的多个乒乓模式控制信号将时钟信号CLK的多个先前时钟周期转换为多个参考电压诸如参考电压VRef_A与VRef_B，且采样保持电路SH_A与SH_B可分别依据所述多个乒乓模式控制信号采样及保持参考电压VRef_A与VRef_B，以供比较。另外，上述至少一第二积分器诸如第二积分器INT2A与INT2B可将时钟信号CLK的至少一目前时钟周期(例如一或多个目前时钟周期，诸如不同时间点的各自的最新时钟周期)转换为至少一斜坡信号诸如斜坡信号VRamp_A与VRamp_B，以供比较。此外，上述至少一比较器诸如比较器CMP_A与CMP_B可将上述至少一斜坡信号诸如斜坡信号VRamp_A与VRamp_B和参考电压VRef_A与VRef_B中的至少一参考电压进行比较以产生至少一比较结果信号，尤其，可将斜坡信号VRamp_A与VRamp_B分别和参考电压VRef_A与VRef_B进行比较以产生比较结果信号CLK_OK_A与CLK_OK_B，以供指出时钟信号CLK是否正常。如图1所示，时钟故障检测器100可还包含一多路选择器(multiplexer)130(在图1中标示“MUX”以求简明)。基于所述乒乓模式，多路选择器130可选择比较器CMP_A与CMP_B所分别产生的比较结果信号CLK_OK_A与CLK_OK_B中的一个作为用来输出的比较结果信号CLK_OK，尤其，轮流选择比较结果信号CLK_OK_A与CLK_OK_B作为比较结果信号CLK_OK，以供指出时钟信号CLK是否正常。为了便于理解，当时钟信号CLK处于正常状态(例如时钟信号CLK的时钟周期没有变化)，时钟故障检测器100可控制比较结果信号CLK_OK维持在一预定电压电平，以指出时钟信号CLK正常；否则，在时钟信号CLK处于异常状态的情况下(例如时钟信号CLK的时钟周期有变化)，时钟故障检测器100可控制比较结果信号CLK_OK切换至另一预定电压电平以形成代表时钟故障的脉冲，以指出时钟信号CLK异常；但本发明不限于此。

依据某些实施例，图1所示架构中的切换组件(例如开关)可采用某些类型的金属氧化物半导体场效应晶体管(Metal Oxide Semiconductor Field Effect Transistor，可简称为「MOSFET」)诸如P型(P-type)与N型(N-type)MOSFET来实施，但本发明不限于此。

图2绘示依据本发明一实施例的在图1所示的时钟故障检测器100的实施细节，其中采样保持电路SH_A与SH_B可分别被集成到(integrated into)第一积分器INT1A与INT1B中，但本发明不限于此。在时钟故障检测模块120A中，第一积分器INT1A可包含耦接至一电源电压VDD的一电流源IB1(1)、耦接至电流源IB1(1)的一开关SW_S(1)、以及耦接在开关SW_S(1)与一接地电压(以接地符号表示)之间的一电容器CS(1)与一晶体管MN_S(1)，采样保持电路SH_A可包含开关SW_S(1)、电容器CS(1)与晶体管MN_S(1)，并且第二积分器INT2A可包含耦接至电源电压VDD的一电流源IB2(1)、耦接至电流源IB2(1)的一开关SW_R(1)、以及耦接在开关SW_R(1)与所述接地电压之间的一电容器CR(1)与一晶体管MN_R(1)。相仿地，在时钟故障检测模块120B中，第一积分器INT1B可包含耦接至电源电压VDD的一电流源IB1(2)、耦接至电流源IB1(2)的一开关SW_S(2)、以及耦接在开关SW_S(2)与所述接地电压之间的一电容器CS(2)与一晶体管MN_S(2)，采样保持电路SH_B可包含开关SW_S(2)、电容器CS(2)与晶体管MN_S(2)，并且第二积分器INT2B可包含耦接至电源电压VDD的一电流源IB2(2)、耦接至电流源IB2(2)的一开关SW_R(2)、以及耦接在开关SW_R(2)与所述接地电压之间的一电容器CR(2)与一晶体管MN_R(2)。

如图2所示，所述多个控制信号可包含乒乓模式控制信号P1与P2以及复位信号RST_S1与RST_S2，其中乒乓模式控制信号P1与P2可作为上述多个乒乓模式控制信号的例子。时钟故障检测模块120A与120B可依据乒乓模式控制信号P1与P2以及复位信号RST_S1与RST_S2进行关于所述乒乓模式的操作以产生比较结果信号CLK_OK_A与CLK_OK_B，且输出比较结果信号CLK_OK_A与CLK_OK_B至多路选择器130，以供轮流选择作为比较结果信号CLK_OK。此外，多路选择器130可包含分别接收乒乓模式控制信号P1与P2的一组开关，且这组开关可依据乒乓模式控制信号P1与P2轮流选择比较结果信号CLK_OK_A与CLK_OK_B作为上述用来输出的比较结果信号CLK_OK。为了简明起见，本实施例与前述实施例相仿的内容在此不重复赘述。

图3绘示依据本发明一实施例的在图1所示的时钟故障检测器100的相关信号。乒乓模式控制信号P1与P2的周期可以是时钟信号CLK的周期的两倍，且乒乓模式控制信号P1与P2可轮流处于其各自的开启状态(在图3中分别标示“P1 ON”与“P2 ON”以求简明)，以分别交替地(alternately)开启或关闭时钟故障检测器100中的对应的开关。

针对于时钟故障检测模块120A，依据乒乓模式控制信号P2，开关SW_S(1)可在时钟信号CLK的一周期(例如所述多个先前时钟周期中的一个，诸如在

图3中的第1个“P2 ON”周期)控制电流源IB1(1)对电容器CS(1)充电以产生参考电压VRef_A，且在时钟信号CLK的另一周期(例如多个目前时钟周期中的一个，诸如所述不同时间点的所述各自的最新时钟周期中的一个；以图3为例，第2个“P1 ON”周期)控制电容器CS(1)保持参考电压VRef_A，尤其，保持参考电压VRef_A在其充电后的电压电平，以供比较。另外，依据乒乓模式控制信号P1，开关SW_R(1)可在时钟信号CLK的一周期(例如所述多个目前时钟周期中的所述一个，诸如所述不同时间点的所述各自的最新时钟周期中的所述一个；以图3为例，第2个“P1 ON”周期)控制电流源IB2(1)对电容器CR(1)充电以产生斜坡信号VRamp_A，且在时钟信号CLK的另一周期(例如所述多个目前时钟周期中的所述一个的下一个周期，诸如在图3中的第2个“P2 ON”周期)控制电容器CR(1)保持斜坡信号VRamp_A在其复位后的电压电平，以供后续监控的使用。

针对于时钟故障检测模块120B，依据乒乓模式控制信号P1，开关SW_S(2)可在时钟信号CLK的一周期(例如所述多个先前时钟周期中的另一个，诸如在图3中的第1个“P1 ON”周期)控制电流源IB1(2)对电容器CS(2)充电以产生参考电压VRef_B，且在时钟信号CLK的另一周期(例如所述多个目前时钟周期中的另一个，诸如所述不同时间点的所述各自的最新时钟周期中的另一个；以图3为例，第1个“P2 ON”周期)控制电容器CS(2)保持参考电压VRef_B，尤其，保持参考电压VRef_B在其充电后的电压电平，以供比较。另外，依据乒乓模式控制信号P2，开关SW_R(2)可在时钟信号CLK的一周期(例如所述多个目前时钟周期中的所述另一个，诸如所述不同时间点的所述各自的最新时钟周期中的所述另一个；以图3为例，第1个“P2 ON”周期)控制电流源IB2(2)对电容器CR(2)充电以产生斜坡信号VRamp_B，且在时钟信号CLK的另一周期(例如所述多个目前时钟周期中的所述另一个的下一个周期，诸如在图3中的第2个“P1 ON”周期)控制电容器CR(2)保持斜坡信号VRamp_B在其复位后的电压电平，以供后续监控的使用。

依据本实施例，上述至少一第二积分器诸如第二积分器INT2A与INT2B可包含接收所述多个控制信号中的至少一复位信号的至少一开关，诸如晶体管MN_R(1)与MN_R(2)，尤其，晶体管MN_R(1)与MN_R(2)可分别依据上述至少一复位信号诸如复位信号RST_S2与RST_S1复位第二积分器INT2A与INT2B，以容许时钟故障检测器100通过上述至少一第二积分器诸如第二积分器INT2A与INT2B监控上述至少一斜坡信号所指出的上述至少一目前时钟周期。另外，采样保持电路SH_A与SH_B中的一采样保持电路可包含接收所述多个控制信号中的一复位信号的一开关，诸如晶体管MN_S(1)与MN_S(2)中的任何一个，尤其，晶体管MN_S(1)与MN_S(2)可分别依据复位信号RST_S2与RST_S1复位采样保持电路SH_A与SH_B，以容许时钟故障检测器100通过采样保持电路SH_A与SH_B监控参考电压VRef_A与VRef_B所指出的所述多个先前时钟周期。为了简明起见，本实施例与前述实施例相仿的内容在此不重复赘述。

图4绘示依据本发明一实施例的在图1所示的时钟故障检测器100中的时序控制信号产生器110的实施细节。时序控制信号产生器110可包含接收时钟信号CLK的一触发器(flip-flop)，诸如D型触发器(D-type flip-flop)，且包含分别耦接至所述触发器的多个输出端子(例如D型触发器的端子Q与QN)的两组反相器(inverter)以及分别耦接至这两组反向器的两个或非门(NOR gate)，其中D型触发器的端子QN也可以标示为就是“Q”上面加横线(Q-bar)。所述触发器的输入端子与时钟端子(例如D型触发器的端子D与时钟端子)分别耦接至所述多个输出端子中的一个(例如D型触发器的端子QN)与时钟信号CLK。如图4所示，乒乓模式控制信号P1与P2可分别从D型触发器的端子Q与QN取得，且复位信号RST_S1与RST_S2可分别从这两个或非门的各自的输出端子取得。为了简明起见，本实施例与前述实施例相仿的内容在此不重复赘述。

图5为依据本发明一实施例的一种时钟故障检测器200的示意图。时钟故障检测器200可包含一时序控制信号产生器210，以及耦接至时序控制信号产生器210的至少一时钟故障检测模块，诸如时钟故障检测模块220。相较于图1所示架构，上述至少一时钟故障检测模块可被实施成一集成的时钟故障检测模块诸如时钟故障检测模块220，尤其，时钟故障检测模块120A与120B，较佳连同多路选择器130，可被集成到这个集成的时钟故障检测模块，且时序控制信号产生器110可被对应地修改成时序控制信号产生器210。例如，所述多个第一积分器诸如第一积分器INT1A与INT1B可共享至少一组件以形成一集成的第一积分器诸如第一积分器INT1，且上述至少一时钟故障检测模块中的相关电路可被对应地修改，其中所述多个采样保持电路可被实施成采样保持电路SH，上述至少一第二积分器可包含一单一第二积分器诸如第二积分器INT2，以及上述至少一比较器可包含一单一比较器诸如比较器CMP，但本发明不限于此。为了简明起见，本实施例与前述实施例相仿的内容在此不重复赘述。

依据某些实施例，采样保持电路SH_A与SH_B可分别被集成到第一积分器INT1A与INT1B中，尤其，分别包含第一积分器INT1A与INT1B的时钟故障检测模块120A与120B，较佳连同多路选择器130，可被集成到上述集成的时钟故障检测模块诸如时钟故障检测模块220，但本发明不限于此。

图6绘示依据本发明一实施例的在图5所示的时钟故障检测器200的实施细节，其中采样保持电路SH可被集成到第一积分器INT1中，但本发明不限于此。相较于图2所示架构，时钟故障检测模块120A与120B，较佳连同多路选择器130，可被集成到上述集成的时钟故障检测模块诸如时钟故障检测模块220。尤其，在这个集成的架构当中，在第一积分器INT1中的对应于第一积分器INT1A的子电路可包含耦接至电源电压VDD的一电流源IB1、耦接至电流源IB1的一开关SW12、以及耦接在开关SW12与所述接地电压(以接地符号表示)之间的一电容器CS2与一晶体管MN_S2(其接收复位信号RST_S2)，且这个子电路可取代第一积分器INT1A；以及在采样保持电路SH中的对应于采样保持电路SH_A的子电路可包含开关SW12、电容器CS2与接收复位信号RST_S2的这个晶体管MN_S2，且这个子电路可取代采样保持电路SH_A。相仿地，在这个集成的架构当中，在第一积分器INT1中的对应于第一积分器INT1B的子电路可包含耦接至电源电压VDD的电流源IB1、耦接至电流源IB1的一开关SW11、以及耦接在开关SW11与所述接地电压之间的一电容器CS1与一晶体管MN_S1(其接收复位信号RST_S1)，且这个子电路可取代第一积分器INT1B；以及在采样保持电路SH中的对应于采样保持电路SH_B的子电路可包含开关SW11、电容器CS1与接收复位信号RST_S1的这个晶体管MN_S1，且这个子电路可取代采样保持电路SH_B。于是，参考电压VS2与VS1可分别取代参考电压VRef_A与VRef_B。

另外，针对多路选择器130被集成到上述集成的时钟故障检测模块诸如时钟故障检测模块220，时钟故障检测器220可包含一多路选择器诸如多路选择器130。尤其，这个多路选择器可包含分别接收乒乓模式控制信号P1与P2的一组开关SW21与SW22，且可基于所述乒乓模式选择所述多个参考电压中的一个，诸如参考电压VS2与VS1中的一个，作为用来比较的参考电压VRef，以供输出至所述单一比较器诸如比较器CMP，其中这组开关SW21与SW2可依据乒乓模式控制信号P1与P2轮流选择参考电压VS2与VS1作为上述用来比较的参考电压VRef。此外，在这个集成的架构中，在第二积分器INT2中的对应于第二积分器INT2A与INT2B的子电路可包含耦接至电源电压VDD的一电流源IB2、以及耦接在电流源IB2与所述接地电压之间的一电容器CR与一晶体管MN_R(其接收复位信号RST_R)，且这个子电路可取代第二积分器INT2A与INT2B。于是，斜坡信号VRamp可取代斜坡信号VRamp_A与VRamp_B。

如图6所示，所述多个控制信号可包含乒乓模式控制信号P1与P2以及复位信号RST_S1、RST_S2与RST_R。时钟故障检测模块220可依据乒乓模式控制信号P1与P2以及复位信号RST_S1、RST_S2与RST_R进行关于所述乒乓模式的操作以产生比较结果信号CLK_OK。为了简明起见，本实施例与前述实施例相仿的内容在此不重复赘述。

图7绘示依据本发明一实施例的在图5所示的时钟故障检测器200的相关信号。相较于图3所示实施例，所述多个控制信号可包含乒乓模式控制信号P1与P2以及复位信号RST_S1、RST_S2与RST_R。另外，参考电压VS2与VS1可分别取代参考电压VRef_A与VRef_B，且斜坡信号VRamp可取代斜坡信号VRamp_A与VRamp_B，其中开关SW21与SW2可依据乒乓模式控制信号P1与P2轮流选择参考电压VS2与VS1作为上述用来比较的参考电压VRef。为了简明起见，本实施例与前述实施例相仿的内容在此不重复赘述。

图8绘示依据本发明一实施例的在图5所示的时钟故障检测器200中的时序控制信号产生器210的实施细节。相较于图4所示架构，时序控制信号产生器210可包含时序控制信号产生器110，尤其，其内的组件(例如所述触发器诸如所述D型触发器、所述两组反相器以及所述两个或非门)，且包含耦接至时序控制信号产生器110的或门(OR gate)，其中这个或门的多个输入端子分别耦接至所述这两个或非门的所述各自的输出端子，且复位信号RST_R可从这个或门的输出端子取得。为了简明起见，本实施例与前述实施例相仿的内容在此不重复赘述。

依据某些实施例，当时钟信号CLK的所述多个先前时钟周期代表时钟信号CLK的一正常周期(例如固定的时间长度)，基于所述乒乓模式，本发明的时钟故障检测器(例如时钟故障检测器100与200)针对时钟信号CLK失去所述正常周期的响应时间可小于或等于所述正常周期。为了简明起见，这些实施例与前述实施例相仿的内容在此不重复赘述。

依据某些实施例，所述多个第一积分器中的任何第一积分器是以由一第一电流源所充电的一第一电容器(例如由电流源IB1(1)所充电的电容器CS(1)、由电流源IB1(2)所充电的电容器CS(2)、由电流源IB1所充电的电容器CS1、以及由电流源IB1所充电的电容器CS2)来实施，以及所述至少一第二积分器中的任何第二积分器是以由一第二电流源所充电的一第二电容器(例如由电流源IB2(1)所充电的电容器CR(1)、由电流源IB2(2)所充电的电容器CR(2)、以及由电流源IB2所充电的电容器CR)来实施，其中所述第一电流源与所述第二电流源的各自的电流分别等于第一电流值与第二电流值，以及所述第一电容器与所述第二电容器的各自的电容分别等于第一电容值与第二电容值。尤其，本发明的时钟故障检测器(例如时钟故障检测器100与200)针对时钟信号CLK失去所述正常周期(例如固定的时间长度)的所述响应时间是关于所述第一电流值对所述第二电流值的比值以及所述第一电容值对所述第二电容值的比值。例如，在所述第一电流值、所述第二电流值、所述第一电容值以及所述第二电容值已决定的状况下，所述响应时间对工艺变化不敏感。为了简明起见，这些实施例与前述实施例相仿的内容在此不重复赘述。

依据某些实施例，所述第一电流值、所述第二电流值、所述第一电容值以及所述第二电容值可被预先配置以决定所述响应时间，但本发明不限于此。为了简明起见，这些实施例与前述实施例相仿的内容在此不重复赘述。

以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。