阅读说明：本技术 一种继电保护装置中双cpu信息交互方法 (Dual processors information interacting method in a kind of protective relaying device ) 是由 石勇 侯炜 陈俊 倪群辉 江长青 周进 于 2018-05-24 设计创作，主要内容包括：本发明公开了一种继电保护装置中双CPU信息交互方法,正常运行时：保护CPU只向双口RAM发送数据,写入完毕后发送操作允许信号给人机CPU,人机CPU收到操作允许信号后对双口RAM进行读取操作；定值整定时：保护CPU接收到定值整定解锁信号后向人机CPU发送操作允许、写允许指令；人机CPU将待整定定值发送给双口RAM后,保护CPU收回操作允许、写允许指令,并从双口RAM中读取定值；保护CPU将定值整定结果发送到双口RAM定值确认区后向人机CPU发送操作允许、写允许指令；人机CPU从双口RAM读取定值。本发明在不影响信息交互效率的情况下保证了信息交互的安全性和可靠性。(The invention discloses dual processors information interacting methods in a kind of protective relaying device; when normal operation: protection CPU only sends data to dual port RAM; it is sent after write-in after operation permission signal receives operation permission signal to man-machine CPU, man-machine CPU and dual port RAM is read；When fixed value adjusting: protection CPU, which is received, to be sent operation to man-machine CPU after fixed value adjusting unlocking signal and allows, writes and allow to instruct；Man-machine CPU will protect CPU recovery operation to allow, write and allow to instruct, and read definite value from dual port RAM after adjusting definite value and being sent to dual port RAM；Protection CPU, which sends fixed value adjusting result to behind dual port RAM definite value confirmation area, to be sent operation to man-machine CPU and allows, writes and allow to instruct；Man-machine CPU reads definite value from dual port RAM.The present invention ensure that the safety and reliability of information exchange in the case where not influencing information exchange efficiency.)

一种继电保护装置中双CPU信息交互方法

技术领域

本发明涉及一种继电保护装置中双CPU信息交互方法，属于继电保护技术领域。

背景技术

随着在继电保护装置中双CPU系统中双口RAM应用的普及，以往在双CPU系统交互中对可靠性因素考虑较少，在核电等要求比较高的场合不能满足要求。目前的通用方法是多重冗余容错设计，冗余的数据是放在一片连续的空间中，导致容易同时受到干扰而出错。

发明内容

本发明的目的在于克服现有技术中的不足，提供一种继电保护装置中双CPU信息交互方法，解决现有技术中双CPU交互可靠性低、易受干扰出错的技术问题。

为解决上述技术问题，本发明所采用的技术方案是：一种继电保护装置中双CPU信息交互方法，包括人机CPU、保护CPU和双口RAM，双CPU信息交互包括正常运行状态和定值整定状态；所述方法包括如下步骤：

对于正常运行状态：保护CPU只向双口RAM发送数据，写入完毕后发送操作允许信号给人机CPU，人机CPU收到操作允许信号后对双口RAM进行读取操作，不能向双口RAM写入数据；

对于定值整定状态：保护CPU接收到定值整定解锁信号后向人机CPU发送操作允许、写允许指令；人机CPU将待整定定值发送给双口RAM后，保护CPU收回操作允许、写允许指令，并从双口RAM中读取定值并进行校验；保护CPU将定值整定结果发送到双口RAM定值确认区后向人机CPU发送操作允许、写允许指令；人机CPU从双口RAM读取定值，如已整定定值与待整定定值一致则定值整定状态结束，如不一致则重新将待整定定值发送给双口RAM。

进一步的，人机CPU每次写操作均需向定值数据区及冗余定值数据区分别写入定值数据。

进一步的，所述定值数据区、冗余定值数据区分别位于双口RAM的两个不连续区域。

进一步的，保护CPU对从双口RAM中读取的定值进行校验的具体方法如下：

人机CPU采用Message-Digest Algorithm 5算法计算出待整定定值的MD5值；

保护CPU根据读取的定值重新计算MD5值，若读取的定值与人机CPU发送的定值一致且MD5值相同，则校验通过；否则，保护CPU将当前正在使用的定值写入双口RAM定值确认区。

进一步的，如已整定定值与待整定定值不一致，则人机CPU将发送报文编号加1。

进一步的，对于定值整定状态，若保护CPU接收未到定值整定解锁信号，则不读取双口RAM数据，只将运行状态数据写入双口RAM的状态数据区，写入完毕后，发送操作允许信号给所述人机CPU。

进一步的，所述保护CPU通过IO管脚向人机CPU发送操作允许、写允许指令。

与现有技术相比，本发明所达到的有益效果是：

保护CPU通过IO向人机CPU发送操作允许指令，避免了两个CPU同时访问双口RAM造成的总线冲突；正常运行时，人机CPU禁止写双口RAM操作，保护CPU禁止读双口RAM操作，避免了在液晶上误操作造成的定值误整定的发生。定值数据区及冗余定值数据区分别位于双口RAM两个不连续区，避免连续区域同时受干扰导致定值整定失败的问题；数据采用Message-Digest Algorithm 5算法加密，发送数据中只增加了一个MD5值，兼顾了传输速度和可靠性验证的问题。

附图说明

图1是继电保护装置中双CPU结构框图；

图2是双口RAM中数据格式示意图；

图3是本发明中人机CPU的工作流程图；

图4是本发明中保护CPU的工作流程图。

具体实施方式

本发明提出的继电保护装置中双CPU信息交互方法是一种基于冗余数据分区存储、MD5校验及回读校验等多种措施的双CPU信息交互方法，在不影响效率的情况下保证了信息交互的安全性和可靠性。

下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。

如图1所示，继电保护装置中包括人机CPU、保护CPU及双口RAM，人机CPU负责处理人机界面、通讯、录波等工作，保护CPU负责处理保护逻辑，双口RAM负责两个CPU之间的数据交互。两个CPU通过数据总线及地址总线与双口RAM相连接，人机CPU与保护CPU通过操作允许及写允许IO口连接。

本发明的流程图如图3、图4所示：人机CPU及保护CPU都运行在1200Hz的定时器中断中，两个CPU的中断同时触发，保持同步。因双口RAM同时只有一个设备进行读写，保护CPU在中断开始时对双口RAM进行读写操作，完成后向人机CPU发出操作允许信号，然后处理其他程序，人机CPU在其他程序运行完成后，接收到人机CPU的操作允许信号后对双口RAM进行读写操作。

保护CPU没收到定值整定解锁指令时，不读取双口RAM数据，只将运行状态数据如模拟量、开关量、保护动作状态等数据发送至双口RAM状态数据区，写入完毕后通过IO管脚发送操作允许信号给人机CPU。人机CPU未收到写允许信号时，只对双口RAM进行读取操作，不能向双口RAM写入数据。

当需要对保护CPU整定定值时，按如下步骤进行：1）通过键盘向保护CPU发送定值整定解锁信号；2）保护CPU收到定值整定解锁信号后，在第一个中断时，对双口RAM进行读写操作结束后通过IO管脚发送操作允许及写允许指令给人机CPU；3）人机CPU在处理完其他程序且接收到写允许及操作允许指令后先读取双口RAM中的状态数据，然后将待整定定值按照数据格式同时写入双口RAM的定值数据区及冗余定值数据区；4）在第二个中断时，保护CPU收回操作允许、写允许指令，先向双口RAM中写入状态数据，然后从双口RAM定值数据区及冗余定值数据区读取定值，校验两份定值是否一致，且满足数据格式校验要求，如校验通过将整定后定值写入双口RAM定值确认区，不通过则将原定值写入双口RAM定值确认区；5）人机CPU从双口RAM定值确认区读取定值数据，如已整定定值与待整定定值一致则程序结束，如整定不成功或已整定定值与待整定定值不一致则将发送报文编号加1后，本中断结束，然后重复步骤2-5。

如图1所示，在双口RAM中定值数据区及冗余定值数据区位于双口RAM的两个不连续区域，最好分别位于双口RAM的首端与尾端，避免连续区域同时受干扰。如图2所示，人机CPU发送的数据采用Message-Digest Algorithm 5算法计算出MD5值存放于数据末端，接收端保护CPU重新计算MD5值，如数据被干扰或改动，所得到的MD5值将与原始值不同。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。