Jfet器件
阅读说明：本技术 Jfet器件 (JFET device ) 是由 段文婷 于 2021-07-02 设计创作，主要内容包括：本发明公开了一种JFET器件,包括：深阱区,在深阱区的选定区域的表面形成有栅极区、源区和漏区。在漂移区的顶部形成有漂移区场氧。在漂移区场氧上形成有多晶硅绕阻,多晶硅绕阻由多圈首尾相连的多晶硅线连接而成,多晶硅绕阻包括第一连接端和第二连接端。第一连接端位于最靠近漂移区场氧的第一侧的多晶硅线上且接0V电位,第二连接端位于最靠近漂移区场氧的第二侧的多晶硅线上且接漏极电位。漂移区场氧的第二侧不设置漏端多晶硅场板,使多晶硅绕阻的圈数最大化。本发明能增加漂移区场氧上的多晶硅绕阻的圈数,从而提高器件的击穿电压。(The invention discloses a JFET device, comprising: and the deep well region is provided with a gate region, a source region and a drain region on the surface of the selected region of the deep well region. A drift region field oxide is formed on top of the drift region. And a polysilicon winding is formed on the drift region field oxide and is formed by connecting a plurality of circles of polysilicon wires which are connected end to end, and the polysilicon winding comprises a first connecting end and a second connecting end. The first connecting end is positioned on the polycrystalline silicon wire closest to the first side of the drift region field oxygen and connected with 0V potential, and the second connecting end is positioned on the polycrystalline silicon wire closest to the second side of the drift region field oxygen and connected with drain potential. And a drain-end polysilicon field plate is not arranged on the second side of the drift region field oxygen, so that the number of turns of the polysilicon winding is maximized. The invention can increase the number of turns of the polysilicon winding on the field oxide of the drift region, thereby improving the breakdown voltage of the device.)
技术领域
本发明涉及一种半导体集成电路，特别是涉及一种结型场效应晶体管(JFET)器件。
背景技术
高压LDMOS既具有分立器件高压大电流特点，又汲取了低压集成电路高密度智能逻辑控制的优点，单芯片实现原来多个芯片才能完成的功能，大大缩小了面积，降低了成本，提高了能效，符合现代电力电子器件小型化，智能化，低能耗的发展方向。搭载在该平台上的高压JFET器件作为驱动电路的重要器件，其击穿电压是衡量高压JFET特性的关键参数。
根据定制需求，高压JFET器件的漂移区上方加多晶硅绕阻能增加器件的击穿电压。如图1所示，是现有JFET器件的剖面图；以N型JFET器件为例，现有JFET器件包括：
在P型掺杂的半导体衬底201上形成有N型掺杂的深阱区202。
在所述深阱区202的选定区域的表面形成有由P型掺杂区组成的栅极区204、由N型重掺杂区组成的源区208c和由N型重掺杂区组成的漏区208b。
所述栅极区204由P型阱区组成。所述源区208c和所述栅极区204之间间隔有第二场氧203a。
所述漏区208b位于所述栅极区204的第一侧且所述漏区208b的第一侧和所述栅极区204的第二侧之间具有间距。
漂移区由位于所述栅极区204的第二侧到所述漏区208b的第一侧之间的所述深阱区202组成。
沟道区由位于所述栅极区204底部到所述半导体衬底201之间的所述深阱区202组成。
在所述漂移区的顶部形成有漂移区场氧203。
所述漂移区场氧203的第一侧和所述栅极区204的第二侧具有间隔。
所述漏区208b的第一侧和所述漂移区场氧203的第二侧自对准。
在所述漂移区场氧203底部的所述漂移区中还形成有P型顶层(PTOP)205。在所述栅极区204底部也形成有P型顶层205且所述栅极区204和底部的P型顶层205相接触。
在所述漂移区场氧203上形成有多晶硅绕阻207b，所述多晶硅绕阻207b由多圈首尾相连的多晶硅线连接而成，所述多晶硅绕阻207b包括第一连接端和第二连接端。
所述第一连接端位于最靠近所述漂移区场氧203的第一侧的所述多晶硅线上且所述第一连接端接0V电位，所述第二连接端位于最靠近所述漂移区场氧203的第二侧的所述多晶硅线上且所述第二连接端接漏极电位，从所述漂移区场氧203的第一侧到所述漂移区场氧203的第二侧的方向上，各圈的所述多晶硅线的电位从0V电位向所述漏极电位依次变化。
由栅介质层206和多晶硅栅207叠加而成的第二栅极结构形成于所述栅极区204的靠近第二侧的表面且所述第二栅极结构的第二侧还延伸到所述漂移区场氧203的顶部表面上。
由N型重掺杂区组成的第二源区208a形成于所述栅极区204的表面且和所述第二栅极结构的第一侧自对准。所述第二栅极结构作为LDMOS的栅极结构。所述第二源区208a作为LDMOS的源区。
在所述栅极区204的表面还形成有由P型重掺杂区组成的栅接触区209。
所述源区208c的顶部通过接触孔210连接到由正面金属层211图形化形成的源极，图1中源极用S表示。
所述栅极区204的顶部通过接触孔210连接到由所述正面金属层211图形化形成的栅极，图1中栅极用G表示。
所述漏区208b的顶部通过接触孔210连接到由所述正面金属层211图形化形成的漏极,图1中漏极用D表示。
所述漂移区场氧203上还设置有漏端多晶硅场板207a，漏端多晶硅场板207a会通过接触孔210连接到漏极。漏端多晶硅场板207a更靠近漏区208b，所述多晶硅绕阻207b位于多晶硅栅207和漏端多晶硅场板207a之间。漏端多晶硅场板207a和所述多晶硅绕阻207b不相连，且二者的俯视面结构不同，设置有漏端多晶硅场板207a的地方不能再做所述多晶硅绕阻207b的绕线。
发明内容
本发明所要解决的技术问题是提供一种JFET器件，能增加漂移区场氧上的多晶硅绕阻的圈数，从而提高器件的击穿电压。
为解决上述技术问题，本发明提供的JFET器件包括：
在第二导电类型掺杂的半导体衬底上形成有第一导电类型掺杂的深阱区。
在所述深阱区的选定区域的表面形成有由第二导电类型掺杂区组成的栅极区、由第一导电类型重掺杂区组成的源区和由第一导电类型重掺杂区组成的漏区。
所述源区位于所述栅极区的第一侧且所述源区的第二侧和所述栅极区的第一侧之间具有间距。
所述漏区位于所述栅极区的第一侧且所述漏区的第一侧和所述栅极区的第二侧之间具有间距。
漂移区位于所述栅极区的第二侧到所述漏区的第一侧之间。
在所述漂移区的顶部形成有漂移区场氧。
所述漂移区场氧的第一侧和所述栅极区的第二侧具有间隔。
所述漏区的第一侧和所述漂移区场氧的第二侧自对准。
在所述漂移区场氧上形成有多晶硅绕阻，所述多晶硅绕阻由多圈首尾相连的多晶硅线连接而成，所述多晶硅绕阻包括第一连接端和第二连接端。
所述第一连接端位于最靠近所述漂移区场氧的第一侧的所述多晶硅线上且所述第一连接端接0V电位，所述第二连接端位于最靠近所述漂移区场氧的第二侧的所述多晶硅线上且所述第二连接端接漏极电位，从所述漂移区场氧的第一侧到所述漂移区场氧的第二侧的方向上，各圈的所述多晶硅线的电位从0V电位向所述漏极电位依次变化。
所述漂移区场氧的第二侧不设置漏端多晶硅场板，使所述第二连接端最大限度靠近所述漂移区场氧的第二侧并使所述多晶硅绕阻的圈数最大化。
进一步的改进是，俯视面上，所述漂移区场氧呈环绕结构，所述漂移区场氧的第一侧为内侧以及第二侧为外侧，所述栅极区和所述源区都位于所述漂移区场氧的内侧，所述漏区位于所述漂移区场氧的外侧。
所述多晶硅绕阻的各所述多晶硅线也呈环绕式结构。
进一步的改进是，俯视面上，所述漂移区场氧呈条形结构，所述多晶硅绕阻的各所述多晶硅线呈首尾相连的条形结构。
进一步的改进是，所述栅极区由第二导电类型阱区组成。
进一步的改进是，所述漂移区直接由位于所述栅极区的第二侧到所述漏区的第一侧之间的所述深阱区组成。
进一步的改进是，沟道区由位于所述栅极区底部到所述半导体衬底之间的所述深阱区组成。
进一步的改进是，在所述漂移区场氧底部的所述漂移区中还形成有第二导电类型顶层。
进一步的改进是，在所述栅极区底部也形成有第二导电类型顶层且所述栅极区和底部的第二导电类型顶层相接触。
进一步的改进是，由栅介质层和多晶硅栅叠加而成的第二栅极结构形成于所述栅极区的靠近第二侧的表面且所述第二栅极结构的第二侧还延伸到所述漂移区场氧的顶部表面上。
进一步的改进是，由第一导电类型重掺杂区组成的第二源区形成于所述栅极区的表面且和所述第二栅极结构的第一侧自对准。
进一步的改进是，在所述栅极区的表面还形成有由第二导电类型重掺杂区组成的栅接触区。
进一步的改进是，所述源区和所述栅极区之间间隔有第二场氧。
进一步的改进是，所述源区的顶部通过接触孔连接到由正面金属层图形化形成的源极。
所述栅极区的顶部通过接触孔连接到由所述正面金属层图形化形成的栅极。
所述漏区的顶部通过接触孔连接到由所述正面金属层图形化形成的漏极。
进一步的改进是，所述多晶硅绕阻的圈数大于1。
进一步的改进是，JFET器件为N型器件，第一导电类型为N型，第二导电类型为P型；或者，JFET器件为P型器件，第一导电类型为P型，第二导电类型为N型。
本发明对漂移区场氧的顶部的结构做了设置，取消的漏端多晶硅场板，这样就能空出漏端多晶硅场板的形成空间来形成多晶硅绕阻，从而能使多晶硅绕阻圈数增加，在沿着源区到漏区的方向即X轴方向上，相同的漂移区场氧的尺寸上设置的多晶硅绕阻的圈数越多，则击穿电压发生时器件表面电场曲线包X轴面积增加，从而能使击穿电压增加。
附图说明
下面结合附图和
具体实施方式
对本发明作进一步详细的说明：
图1是现有JFET器件的剖面图；
图2是本发明实施例JFET器件的剖面图；
图3是现有JFET器件和本发明实施例JFET器件的漂移区表面的电场强度分布曲线；
图4A-图4D制造本发明实施例JFET器件的各步骤中的器件结构示意图。
具体实施方式
如图2所示，是本发明实施例JFET器件的剖面图；本发明实施例JFET器件包括：
在第二导电类型掺杂的半导体衬底101上形成有第一导电类型掺杂的深阱区102。
在所述深阱区102的选定区域的表面形成有由第二导电类型掺杂区组成的栅极区104、由第一导电类型重掺杂区组成的源区108c和由第一导电类型重掺杂区组成的漏区108b。
本发明实施例中，所述栅极区104由第二导电类型阱区组成。
所述源区108c位于所述栅极区104的第一侧且所述源区108c的第二侧和所述栅极区104的第一侧之间具有间距。较佳为，所述源区108c和所述栅极区104之间间隔有第二场氧103a。
所述漏区108b位于所述栅极区104的第一侧且所述漏区108b的第一侧和所述栅极区104的第二侧之间具有间距。
漂移区位于所述栅极区104的第二侧到所述漏区108b的第一侧之间。所述漂移区直接由位于所述栅极区104的第二侧到所述漏区108b的第一侧之间的所述深阱区102组成。
沟道区由位于所述栅极区104底部到所述半导体衬底101之间的所述深阱区102组成。
在所述漂移区的顶部形成有漂移区场氧103。
所述漂移区场氧103的第一侧和所述栅极区104的第二侧具有间隔。
所述漏区108b的第一侧和所述漂移区场氧103的第二侧自对准。
本发明实施例中，在所述漂移区场氧103底部的所述漂移区中还形成有第二导电类型顶层105。在所述栅极区104底部也形成有第二导电类型顶层105且所述栅极区104和底部的第二导电类型顶层105相接触。
在所述漂移区场氧103上形成有多晶硅绕阻107b，所述多晶硅绕阻107b由多圈首尾相连的多晶硅线连接而成，所述多晶硅绕阻107b包括第一连接端和第二连接端。本发明实施例中，所述多晶硅绕阻107b的圈数大于1。
所述第一连接端位于最靠近所述漂移区场氧103的第一侧的所述多晶硅线上且所述第一连接端接0V电位，所述第二连接端位于最靠近所述漂移区场氧103的第二侧的所述多晶硅线上且所述第二连接端接漏极电位，从所述漂移区场氧103的第一侧到所述漂移区场氧103的第二侧的方向上，各圈的所述多晶硅线的电位从0V电位向所述漏极电位依次变化。
所述漂移区场氧103的第二侧不设置漏端多晶硅场板，使所述第二连接端最大限度靠近所述漂移区场氧103的第二侧并使所述多晶硅绕阻107b的圈数最大化。
本发明实施例中，俯视面上，所述漂移区场氧103呈环绕结构，所述漂移区场氧103的第一侧为内侧以及第二侧为外侧，所述栅极区104和所述源区108c都位于所述漂移区场氧103的内侧，所述漏区108b位于所述漂移区场氧103的外侧。所述多晶硅绕阻107b的各所述多晶硅线也呈环绕式结构。在其他实施例中也能为：俯视面上，所述漂移区场氧103呈条形结构，所述多晶硅绕阻107b的各所述多晶硅线呈首尾相连的条形结构，这样，各呈条形结构的所述多晶硅线首尾相连后就形成Z字型的所述多晶硅绕阻107b。
由栅介质层106和多晶硅栅107叠加而成的第二栅极结构形成于所述栅极区104的靠近第二侧的表面且所述第二栅极结构的第二侧还延伸到所述漂移区场氧103的顶部表面上。
由第一导电类型重掺杂区组成的第二源区108a形成于所述栅极区104的表面且和所述第二栅极结构的第一侧自对准。所述第二栅极结构作为LDMOS的栅极结构。所述第二源区108a作为LDMOS的源区。
在所述栅极区104的表面还形成有由第二导电类型重掺杂区组成的栅接触区109。
所述源区108c的顶部通过接触孔110连接到由正面金属层111图形化形成的源极，图2中源极用S表示。
所述栅极区104的顶部通过接触孔110连接到由所述正面金属层111图形化形成的栅极，图2中栅极用G表示。
所述漏区108b的顶部通过接触孔110连接到由所述正面金属层111图形化形成的漏极,图2中漏极用D表示。
本发明实施例中，JFET器件为N型器件，第一导电类型为N型，第二导电类型为P型。在其他实施例中也能为：JFET器件为P型器件，第一导电类型为P型，第二导电类型为N型。
本发明实施例对漂移区场氧103的顶部的结构做了设置，取消的漏端多晶硅场板，这样就能空出漏端多晶硅场板的形成空间来形成多晶硅绕阻107b，从而能使多晶硅绕阻107b圈数增加，在沿着源区108c到漏区108b的方向即X轴方向上，相同的漂移区场氧103的尺寸上设置的多晶硅绕阻107b的圈数越多，则击穿电压发生时器件表面电场曲线包X轴面积增加，从而能使击穿电压增加。
如图3所示，是现有JFET器件和本发明实施例JFET器件的漂移区表面的电场强度分布曲线；图3中的横坐标为X轴，纵坐标为沿X轴方向上的漂移区表面的电场强度，曲线301是现有JFET器件的曲线，曲线302为本发明实施例JFET器件的曲线，可以看出，曲线302会覆盖更多的X轴尺寸，从而能提高击穿电压。
如图4A至图4D所示，制造本发明实施例JFET器件的各步骤中的器件结构示意图，以N型JFET为例，包括步骤：
如图4A所示，在所述半导体衬底101上形成所述深阱区102，所述深阱区102通过N型离子注入及热推进形成。
如图4B所示，利用有源区光刻，打开场氧区域，刻蚀场氧区，生长场氧，包括漂移区场氧103和第二场氧103a。
如图4C所示，光刻打开阱注入区域，进行P阱注入形成所述栅极区104，以及进行P型注入形成第二导电类型顶层即P型顶层(PTOP)105。
如图4D所示，生长栅介质层106如栅氧化层，淀积多晶硅并进行光刻刻蚀同时形成多晶硅栅107和所述多晶硅绕阻107b。
如图2所示，选择性的进行常规的源漏离子注入，形成N型重掺杂区域108a、108b和108c以及P型重掺杂区域109。
沉积层间膜，刻蚀形成接触孔110的开口并进行金属填充形成接触孔110；淀积正面金属层111并图形化，完成器件制作。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：隔离型NLDMOS器件及其制造方法