阅读说明：本技术 一种soc芯片ip时钟在dft中的处理方法 (Method for processing SOC chip IP clock in DFT ) 是由 匡晓云 杨祎巍 黄开天 于 2021-07-05 设计创作，主要内容包括：本发明涉及电力终端芯片领域,具体为一种SOC芯片IP时钟在DFT中的处理方法,包括有全面设置,逻辑处理办法,综合性测试与IP时钟嵌入DFT；第一步,对整个SOC芯片内部进行设置,随后通过IP时钟内部的时间对应至SOC芯片的内部进行记录并扫描SOC芯片内部的状态发送至外部进行记录；第二步,将整个SOC内部运算条件进行记录,通过外部控制器将运算条件修改至已有条件,与外部运算条件相结合,将运算结果进行输出,进行扫描,传至下一步综合性测试；第三步,SOC芯片与IP时钟相结合进行逆运算,通过根据芯片不同的应用,通过动态管理芯片内部各个子模块的时钟源供给和系统和的工作频率,从而降低芯片的整体功耗,通过软件间隔的对WATCHDOG进行服务。(The invention relates to the field of power terminal chips, in particular to a processing method of an IP clock of an SOC chip in DFT, which comprises comprehensive setting, a logic processing method, comprehensive testing and IP clock embedding DFT; firstly, setting the inside of the whole SOC chip, then recording the time inside the IP clock corresponding to the inside of the SOC chip, scanning the state inside the SOC chip and sending the state to the outside for recording; secondly, recording the internal operation conditions of the whole SOC, modifying the operation conditions to the existing conditions through an external controller, combining the operation conditions with the external operation conditions, outputting the operation results, scanning and transmitting the operation results to the next step of comprehensive test; and thirdly, combining the SOC chip and the IP clock to perform inverse operation, dynamically managing the clock source supply of each submodule in the chip and the working frequency of the system according to different applications of the chip, thereby reducing the overall power consumption of the chip and serving the WATCHDOG at intervals through software.)

一种SOC芯片IP时钟在DFT中的处理方法

技术领域

本发明涉及电力终端芯片领域，具体为一种SOC芯片IP时钟在DFT中的处理方法。

背景技术

随着科学技术的发展、经济水平的提高,用户对电力的质量、可靠性、平稳性、经济性提出越来越高的要求。特别我国已加入WTO,电力行业将面临国际化竞争,不提高电力系统的质量将会被市场淘汰,因此电力系统的智能化很有必要。

SoC芯片具有集成度高、系统功能强大、体积小、功耗低、抗电磁干扰能力强、可靠性高、成本低等优势，因而被广泛应用于电力终端芯片领域，尤其是使用SoC芯片组成电力测量或控制系统。但在DFT设计高测试覆盖率中，通常情况下会把相同频率的时钟连到一起，但不乏进行IP时钟的同步，这样会给后期维护带来不便。

发明内容

本发明的目的在于提供一种SOC芯片IP时钟在DFT中的处理方法，以解决上述背景技术中提出的问题。

为实现上述目的，本发明提供如下技术方案：

一种SOC芯片IP时钟在DFT中的处理方法，包括有全面设置，逻辑处理办法，综合性测试与IP时钟嵌入DFT；

第一步，对整个SOC芯片内部进行设置，随后通过IP时钟内部的时间对应至SOC芯片的内部进行记录并扫描SOC芯片内部的状态发送至外部进行记录；

第二步，将整个SOC内部运算条件进行记录，通过外部控制器将运算条件修改至已有条件，与外部运算条件相结合，将运算结果进行输出，进行扫描，传至下一步综合性测试；

第三步，SOC芯片与IP时钟相结合进行逆运算，通过根据芯片不同的应用，通过动态管理芯片内部各个子模块的时钟源供给和系统和的工作频率，从而降低芯片的整体功耗，防止系统失败的一种保证措施，通过软件间隔的对WATCHDOG进行服务，保证系统工作正常；

第四步，IP时钟嵌入DFT，通过RAM与ROM的作用，将IP时钟与DFT相结合，通过外围IP，将IP时钟的信息发送至DFT的内部，使得DFT与IP时钟相同步。

优选的，IP时钟内部DDR利用时钟上升沿与下降沿均传输数据，DDR芯片时钟引脚的频率为传输频率的一半。

优选的，通过SOC芯片内部的传送请求，由外设向DMA控制器提出发送信号的请求，随后向CPU申请总线，利用系统总线来完成外设和存储器间的数据传送。

优选的，SOC芯片内部所产生的数据发送至外部RAM的内部，进行储存，随后通过DMAC进行数据传输。

优选的，SOC芯片内与其他电路进行连接，借助EDA中的布局布线工具，生成SOC芯片内部电路图，并发送至ROM的内部，进行储存。

优选的，SOC输出功率最大为+ 5dBm。

优选的，通过AD采集完成后中断触发DMA实现AD采集，随后通过IP时钟将信号时间与SOC内部时间进行同步处理。

与现有技术相比，本发明的有益效果是：

该一种SOC芯片IP时钟在DFT中的处理方法，IP时钟嵌入DFT，通过RAM与ROM的作用，将IP时钟与DFT相结合，通过外围IP，将IP时钟的信息发送至DFT的内部，使得DFT与IP时钟相同步，便于进行维护。

具体实施方式

对本发明实施例中的技术方案进行清楚、完整地描述，显然，所 描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基 于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前 提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明提供的一种技术方案：

一种SOC芯片IP时钟在DFT中的处理方法，包括有全面设置，逻辑处理办法，综合性测试与IP时钟嵌入DFT；

第一步，对整个SOC芯片内部进行设置，随后通过IP时钟内部的时间对应至SOC芯片的内部进行记录并扫描SOC芯片内部的状态发送至外部进行记录；

第二步，将整个SOC内部运算条件进行记录，通过外部控制器将运算条件修改至已有条件，与外部运算条件相结合，将运算结果进行输出，进行扫描，传至下一步综合性测试；

第三步，SOC芯片与IP时钟相结合进行逆运算，通过根据芯片不同的应用，通过动态管理芯片内部各个子模块的时钟源供给和系统和的工作频率，从而降低芯片的整体功耗，防止系统失败的一种保证措施，通过软件间隔的对WATCHDOG进行服务，保证系统工作正常；

第四步，IP时钟嵌入DFT，通过RAM与ROM的作用，将IP时钟与DFT相结合，通过外围IP，将IP时钟的信息发送至DFT的内部，使得DFT与IP时钟相同步。

优选的，IP时钟内部DDR利用时钟上升沿与下降沿均传输数据，DDR芯片时钟引脚的频率为传输频率的一半。

优选的，通过SOC芯片内部的传送请求，由外设向DMA控制器提出发送信号的请求，随后向CPU申请总线，利用系统总线来完成外设和存储器间的数据传送。

优选的，SOC芯片内部所产生的数据发送至外部RAM的内部，进行储存，随后通过DMAC进行数据传输。

优选的，SOC芯片内与其他电路进行连接，借助EDA中的布局布线工具，生成SOC芯片内部电路图，并发送至ROM的内部，进行储存。

优选的，SOC输出功率最大为+ 5dBm。

优选的，通过AD采集完成后中断触发DMA实现AD采集，随后通过IP时钟将信号时间与SOC内部时间进行同步处理。

本实施例的一种SOC芯片IP时钟在DFT中的处理方法在使用时，IP时钟内部DDR利用时钟上升沿与下降沿均传输数据，DDR芯片时钟引脚的频率为传输频率的一半，通过SOC芯片内部的传送请求，由外设向DMA控制器提出发送信号的请求，随后向CPU申请总线，利用系统总线来完成外设和存储器间的数据传送，SOC芯片内部所产生的数据发送至外部RAM的内部，进行储存，随后通过DMAC进行数据传输，SOC芯片内与其他电路进行连接，借助EDA中的布局布线工具，生成SOC芯片内部电路图，并发送至ROM的内部，进行储存，SOC输出功率最大为+ 5dBm，通过AD采集完成后中断触发DMA实现AD采集，随后通过IP时钟将信号时间与SOC内部时间进行同步处理。

以上显示和描述了本发明的基本原理、主要特征和本发明的优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的仅为本发明的优选例，并不用来限制本发明，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。