具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。

因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

在本发明实施例的描述中，“多个”代表至少2个。

实施例

如图1所示，第一方面，本发明实施例提供一种多通道信号发生器波形同步方法，包括以下步骤：

S1、在FPGA内部例化带DMA的PCIE IP核；

S2、在FPGA内部搭建相位校准模块，通过相位校准模块对经过比较器输入给FPGA的信号进行粗调；

S3、在FPGA内部搭建DA控制输出模块，通过DA控制输出模块对DA输出波形进行控制；

S4、将基于所述FPGA的带PCIE接口的多通道信号发生器与上位机连接，通过上位机发送粗调控制命令和微调控制命令给多通道信号发生器，以控制多通道信号发生器输出波形同步。

本发明在FPGA内部设置以下三部分：一、例化一个带DMA的PCIE IP核；二、在FPGA内部搭建一个相位校准模块，经过比较器输入给FPGA的信号通过相位校准模块进行粗调的；三、搭建一个DA输出波形控制的DA控制输出模块；将带PCIE接口的多通道信号发生器插入上位机中，由上位机发送粗调控制命令和微调控制命令，通过上位机将粗调控制命令和微调控制命令分别发送给相位校准模块和DA控制输出模块，利用粗调和微调命令来使多通道信号发生器输出波形同步。上述波形同步是指同相位，需要FPGA的相位校准模块对于给到不同DA通道的时钟通过相位控制字进行调整，确保相位一致，进而同源同相位的时钟就可以确保波形输出同步。

本方法对FPGA内部进行优化构建，以建立基于FPGA的多通道信号发生器，使多通道信号发生器输出波形精准同步。

本系统上位机软件为用户提供的主要功能如下：

1、FPGA加载：系统中所有FPGA芯片可通过网络接口进行.bit文件加载和固化。

2、状态获取：可获取各板卡主要硬件状态，包括关键节点的温度、电压，存储空间的详细使用情况等。

3、采样控制：可实时截取所有通道采样数据，可控制采样触发模式，采样深度，存储深度。

4、存储控制：可管理固态存储空间，导入导出数据文件。

5、信号图谱显示：通过时域图、普通频谱图、能量统计频谱图、瀑布图等形式实时显示信号状态。

基于第一方面，在本发明的一些实施例中，该多通道信号发生器波形同步方法还包括以下步骤：

构建信号采集通道和固态存储空间。

进一步地，基于固态存储空间构建多个信号重构通道，通过各个信号重构通道对多路模拟信号进行重构。

具备1个信号采集通道以及对应的基于大容量固态存储器的实时记录能力，备8个信号重构通道，基于8个独立的大容量固态存储空间，用户可独立控制8路模拟信号的重构。

基于第一方面，在本发明的一些实施例中，该多通道信号发生器波形同步方法还包括以下步骤：

通过信号采集通道采集ADC采样量化数据并传输给各个信号重构通道，每个信号重构通道对数据进行实时处理后回放。

进一步地，获取并根据采样触发模式和采样深度通过信号采集通道采集ADC采样量化数据。

进一步地，获取并存储ADC采样量化数据至各个信号重构通道对应的固态存储空间。

进一步地，获取并存储用户构造数据至各个信号重构通道对应的固态存储空间。

用户控制IP核时，基本的流程是：

实时处理回放(回波模拟)：ADC采样量化数据被复制给8个DAC通道(信号重构通道)，每个DAC通道对数据做实时处理(例如回放延时调整、信号调理处理)后回放。信号采集过程可使用各种触发模式(例如外部脉冲驱动采样)。

实时记录：ADC采样数据可直接或处理后存储至各DAC板上的固态存储空间。存储在固态空间的数据可导出至通用计算机系统。

波形存储：用户可在通用计算机上构造数据，通过以太网或光纤接口，将数据存储至各个DAC通道对应的固态存储空间。后续各DAC通道通过响应用户软件指令或响应外部脉冲信号，读取数据驱动信号重构。

如图2所示，第二方面，本发明实施例提供一种多通道信号发生器波形同步系统，包括IP核例化模块100、校准搭建模块200、波形控制模块300以及波形同步模块400，其中：

IP核例化模块100，用于在FPGA内部例化带DMA的PCIE IP核；

校准搭建模块200，用于在FPGA内部搭建相位校准模块，通过相位校准模块对经过比较器输入给FPGA的信号进行粗调；

波形控制模块300，用于在FPGA内部搭建DA控制输出模块，通过DA控制输出模块对DA输出波形进行控制；

波形同步模块400，用于将基于所述FPGA的带PCIE接口的多通道信号发生器与上位机连接，通过上位机发送粗调控制命令和微调控制命令给多通道信号发生器，以控制多通道信号发生器输出波形同步。

本发明在FPGA内部设置以下三部分：一、通过IP核例化模块100例化一个带DMA的PCIE IP核；二、通过校准搭建模块200在FPGA内部搭建一个相位校准模块，经过比较器输入给FPGA的信号通过相位校准模块进行粗调的；三、通过波形控制模块300搭建一个DA输出波形控制的DA控制输出模块；通过波形同步模块400实现多通道信号发生器与上位机的连接，将带PCIE接口的多通道信号发生器插入上位机中，由上位机发送粗调控制命令和微调控制命令，利用粗调和微调命令来使多通道信号发生器输出波形同步。上述波形同步是指同相位，需要FPGA的相位校准模块对于给到不同DA通道的时钟通过相位控制字进行调整，确保相位一致，进而同源同相位的时钟就可以确保波形输出同步。

本系统对FPGA内部进行优化构建，以建立基于FPGA的多通道信号发生器，使多通道信号发生器输出波形精准同步。

如图3所示，本系统的硬件组成包括信号采集板、同步时钟板、主控板、多个重构板以及机箱背板，机箱背板另引出一些IO用于驱动LED和RS232串口信号作为系统工作状态指示和调试用途。机箱背板在VPX P0连接器上为各板卡提供DC+12v供电。用户提供的AC 220v电源经机箱内部集成或外置的适配器转换为DC+12v后引入背板。上述信号采集板用于接收1路模拟信号输入，同步时钟板用于同步时钟输入和触发脉冲输入，主控板用于射频控制以及提供以太网和光线接口，重构板用于多路模拟信号输出。

各板卡均采用铝合金全包裹结构，安装大面积导冷板，热量可良好导出至铝合金机箱外壳，用户通过对机箱外壳实时强迫风冷或安装液冷散热实现对设备的散热，因此设备具备良好的散热、防尘、防雾特性。所有元器件按工业级标准选购，保证正常工作温度范围为-20℃～70℃，湿度范围为10％-90％RH(不凝结)。各板卡均设计了温度检测电路和电压检测电路，可对各路直流电源电压进行检测和铝合金机箱内部温度的监测。在IO信号输入部分，均添加了TVS瞬态抑制二极管，它具有极快的响应时间(亚纳秒级)和相当高的浪涌吸收能力，以防止静电损坏内部器件

如图4所示，第三方面，本申请实施例提供一种电子设备，其包括存储器101，用于存储一个或多个程序；处理器102。当一个或多个程序被处理器102执行时，实现如上述第一方面中任一项的方法。

还包括通信接口103，该存储器101、处理器102和通信接口103相互之间直接或间接地电性连接，以实现数据的传输或交互。例如，这些元件相互之间可通过一条或多条通讯总线或信号线实现电性连接。存储器101可用于存储软件程序及模块，处理器102通过执行存储在存储器101内的软件程序及模块，从而执行各种功能应用以及数据处理。该通信接口103可用于与其他节点设备进行信令或数据的通信。

其中，存储器101可以是但不限于，随机存取存储器101(Random Access Memory，RAM)，只读存储器101(Read Only Memory，ROM)，可编程只读存储器101(ProgrammableRead-Only Memory，PROM)，可擦除只读存储器101(Erasable Programmable Read-OnlyMemory，EPROM)，电可擦除只读存储器101(Electric Erasable Programmable Read-OnlyMemory，EEPROM)等。

处理器102可以是一种集成电路芯片，具有信号处理能力。该处理器102可以是通用处理器102，包括中央处理器102(Central Processing Unit，CPU)、网络处理器102(Network Processor，NP)等；还可以是数字信号处理器102(Digital Signal Processing，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现场可编程门阵列(Field－Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。

在本申请所提供的实施例中，应该理解到，所揭露的方法及系统和方法，也可以通过其它的方式实现。以上所描述的方法及系统实施例仅仅是示意性的，例如，附图中的流程图和框图显示了根据本申请的多个实施例的方法及系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现方式中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图和/或流程图中的每个方框、以及框图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

另外，在本申请各个实施例中的各功能模块可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或两个以上模块集成形成一个独立的部分。

第四方面，本申请实施例提供一种计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器102执行时实现如上述第一方面中任一项的方法。所述功能如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本申请各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器101(ROM，Read-Only Memory)、随机存取存储器101(RAM，RandomAccess Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

以上仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

对于本领域技术人员而言，显然本申请不限于上述示范性实施例的细节，而且在不背离本申请的精神或基本特征的情况下，能够以其它的具体形式实现本申请。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本申请的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本申请内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。