基于2t1m的忆阻器编程及读取电路结构和电路编程读取方法
阅读说明：本技术 基于2t1m的忆阻器编程及读取电路结构和电路编程读取方法 (Memristor programming and reading circuit structure based on 2T1M and circuit programming and reading method ) 是由 张粮 童祎 冀峰 蔚仁伟 王瑞 肖建 于 2021-09-18 设计创作，主要内容包括：本发明公开了一种基于2T1M的忆阻器编程及读取电路结构和电路编程读取方法,所述电路结构的基本单元采用相对设置的两个MOS管和忆阻器相连,组成2T1M组件；第一驱动信号组{wl}、第二驱动信号组{wl-}通过连接栅极进行统一控制；通过设置时钟周期clk和ctrol-information,以及输出脉冲信号V-(s)、V-(d),实现电路中的忆阻器的定向编码、和格式化操作；同时在编程电路中设置读取电路结构,实现对忆阻器编程后信号的读取；本发明还公开了相应的电路编程方法和读取方法,同时提供了相应的电路格式化方法,弥补了由于正反相脉冲刺激导致的忆阻器性能差异,使忆阻器电路在编码过程中具备更高的稳定性。(The invention discloses a memristor programming and reading circuit structure based on 2T1M and a circuit programming and reading method, wherein a basic unit of the circuit structure is formed by connecting two MOS (metal oxide semiconductor) tubes which are oppositely arranged with a memristor to form a 2T1M component; the first driving signal group { wl }, the second driving signal group { wl- } are controlled together through the connecting grid; by setting the clock cycles clk and ctrol _ information, and the output pulse signal V s 、V d Realizing directional coding and formatting operation of the memristor in the circuit; meanwhile, a reading circuit structure is arranged in the programming circuit, so that reading of signals after programming of the memristor is realized; the invention also discloses a corresponding circuit programming method and a corresponding circuit reading method, and simultaneously provides a corresponding circuit formatting method, so that the performance difference of the memristor caused by positive and negative phase pulse stimulation is made up, and the memristor circuit has higher stability in the encoding process.)
技术领域
本发明涉及可编程电路技术领域，主要涉及一种基于2T1M的忆阻器编程及读取电路结构和电路编程读取方法。
背景技术
不同于晶体管仅有高低阻态，忆阻器是含有丰富阻态的理想半导体器件，可通过类似于神经突触的“刺激—形成”这种渐进的方式达到比较理想的阻态形式，这对传统模拟电路有着十分重大的影响。
虽然近年来，有实验测试表明，优异的忆阻器件，在低压脉冲的刺激下能够保持原来的状态，但由于实验室器件同理想器件正反相脉冲刺激的阻态变化的差异，以及实际电路中忆阻器电路大量应用的不便特点，导致实际电路并不能够按照所设定的理想仿真电路模式运行，因此需要研究一种可以适应正反相脉冲信号刺激的同时，又可以使忆阻器阻态保持相对稳定的可编程电路结构。
发明内容
发明目的：针对上述背景技术中存在的问题，本发明提供了一种基于2T1M的忆阻器编程及读取电路结构和电路编程读取方法，设计了一种能够弥补正反相脉冲刺激导致的忆阻器性能差异的忆阻器读写电路，使忆阻器电路实践起来更具有可操作性，并从实践方面的角度进行了对读取电路的设计。
技术方案：为实现上述目的，本发明采用的技术方案为：
一种基于2T1M的忆阻器编程及读取电路结构，包括若干2T1M组件、地址寄存器address_reg和第一驱动信号组{wl}、第二驱动信号组{wl-}；所述地址寄存器address_reg分别接收输入脉冲信号Vs、时钟信号clk和控制寄存器的输出信号ctrol_information；所述每个2T1M组件包括两个相对设置的MOS管和一个忆阻器，具体连接方式包括以下两种：
(1)、上部T1采用NMOS管，下部T2采用PMOS管，忆阻器的非掺杂端与T1、T2的S极相连，T1、T2的D极连接地址寄存器address_reg控制的脉冲信号输出端；T1的G极连接第一驱动信号组{wl}，T2的G极连接第二驱动信号组{wl-}；
(2)、上部T1采用PMOS管，下部T2采用NMOS管，忆阻器的掺杂端连接T1、T2的S极，T1、T2的D极连接地址寄存器address_reg控制的脉冲信号输出端；T1的G极连接第一驱动信号组{wl}，T2的G极连接第二驱动信号组{wl-}；
所述2T1M组件以行列形式排列，其中每一行2T1M组件共用第一驱动子信号wl和第二驱动子信号wl-；每一列2T1M组件中T1、T2的左端点共用输入脉冲信号，忆阻器的输出端共同连接至脉冲信号Vd的输入端；
所述读取电路包括输入信号组{Vin}，负载组{R}和输出信号组{Vout}；所述每一列2T1M组件共用一个读取电路，在同一列中每个忆阻器M的输入端输入信号Vin，各忆阻器输出端连接负载R后接地，读取每个忆阻器M的输出信号Vout并汇总，获得输出信号组{Vout}。
一种基于上述忆阻器编程及读取电路结构的忆阻器编程方法，包括以下步骤：
步骤S1、基于预实验，获取采用的忆阻器M在Vs-Vd和Vd-Vs两种脉冲刺激下阻值随时间的变化曲线；
步骤S2、基于忆阻器M确定时钟信号clk，设置控制寄存器输出信号ctrol_infommation并输入至地址寄存器address_reg，选择某一列2T1M组件进行编程，由地址寄存器address_reg控制输入脉冲信号Vs和Vd；具体地，
步骤S2.1、当2T1M组件选择上部T1采用NMOS管，下部T2采用PMOS管时，脉冲在编程时设定方式为Vs-Vd，在格式化时设定方式为Vd-Vs；
步骤S2.2、当2T1M组件选择上部T1采用PMOS管，下部T2采用NMOS管时，脉冲在编程时设定方式为Vd-Vs，在格式化时设定方式为Vs-Vd；
步骤S3、开始编码时，通过外部驱动芯片控制第一驱动信号组{wl}，打开2T1M组件中所有上部{T1}，控制第二驱动信号组{wl-}，关闭2T1M组件中所有下部{T2}；对第一驱动信号组{wl}的设置方法具体包括：
(1)、当2T1M组件选择上部T1采用NMOS管，下部T2采用PMOS管时，脉冲信号在编程时设定方式为Vs-Vd，在格式化时设定方式为Vd-Vs；
步骤S3.1、基于忆阻器阻值随时间的变化曲线，获取某一列中待编程忆阻器从最小阻态到最大阻态所需要的最大周期Tmax；
步骤S3.2、根据具体某一列所需的忆阻器目标阻态{M}，获取对应的忆阻器从最小阻态到达目标阻态{M}的时间{t}；
步骤S3.3、根据每个忆阻器所需的编程时间t，在忆阻器编程周期Tmax内，时钟信号clk刺激的情况下，根据编程时间{t}调节驱动信号{wl}的占空比，持续打开2T1M中的{T1}；
(2)、当2T1M组件选择上部T1采用PMOS管，下部T2采用NMOS管时，脉冲信号在编程时设定方式为Vd-Vs，在格式化时设定方式为Vs-Vd；
步骤L3.1、基于忆阻器阻值随时间的变化曲线，获取某一列中待编程忆阻器从最小阻态到最大阻态所需要的最大周期Tmax-；
步骤L3.2、根据具体某一列所需的忆阻器目标阻态{M}，获取对应的忆阻器从最大阻态到达目标阻态{M}的时间{t}；
步骤L3.3、根据每个忆阻器所需的编程时间t，在忆阻器编程周期Tmax-内、时钟信号clk刺激的情况下，结合编程时间{t}调节驱动信号{wl}的占空比，持续打开2T1M中的{T1}；
步骤S4、提供脉冲输入信号Vs和Vd，对该列中忆阻器{M}进行脉冲刺激，对{M}完成定向编程；
步骤S5、重复步骤L2-L4，对所有列中的2T1M列中的忆阻器{M}完成编程；
步骤S6、结束编程后，启动读取电路，获取所有2T1M列的输出信号；
步骤S7、对编程电路中的2T1M结构中的忆阻器{M}进行格式化处理。
进一步地，所述步骤S6中采用读取电路，获取所有2T1M列的输出信号的具体方法如下：
步骤S6.1、编程结束后，驱动芯片控制第一驱动信号组{wl}、第二驱动信号组{wl-}停止工作，脉冲输入信号Vs和Vd停止工作并断开；
步骤S6.2、针对忆阻器Mn-m，其中n代表第n列，m代表第m行，输入信号Vin，对应输出信号Vout如下：
其中Mn-m代表第n列第m行的忆阻器的阻值；
步骤S6.3、通过{Vout}总线将每一列的忆阻器输出信号汇总，完成读取。
进一步地，所述步骤S7中对编程电路中的2T1M结构中的忆阻器{M}进行格式化处理具体步骤包括：
步骤S7.1、驱动芯片通过控制第二驱动信号组{wl-}，控制本行2T1M组件中下部T2全部打开，通过控制第一驱动信号组{wl}控制本行2T1M组件中上部T1全部关闭；
步骤S7.2、确定各忆阻器M的最大编程周期Tmax；
步骤S7.2.1、当上部T1采用NMOS管，下部T2采用PMOS管时，选取所有忆阻器中由最小阻态到达最大阻态所需的最长时间为周期Tmax；在周期Tmax内，所有第二驱动信号组{wl-}、Vs和Vd输入端全部打开，所有第一驱动信号组{wl}停止驱动{T1}，选用Vd-Vs脉冲信号持续刺激忆阻器，直至所有忆阻器阻态回归至最小阻态；
步骤S7.2.2、当上部T1采用PMOS管，下部T2采用NMOS管时，选取所有忆阻器中由最大阻态到达最小阻态所需的最长时间为周期Tmax-；在周期Tmax-内，所有第二驱动信号组{wl-}、Vs和Vd输入端全部打开，所有第一驱动信号组{wl}停止驱动{T1}，选用Vs-Vd脉冲信号持续刺激忆阻器，直至所有忆阻器阻态回归至最大阻态；
步骤S7.2.3、关闭输入脉冲信号Vs和Vd，关闭第一驱动信号组{wl}和第二驱动信号组{wl-}，格式化完成。
有益效果：
本发明首先提供了一种基于2T1M的忆阻器编程及读取电路，设计了一种新型的双MOS管结构，可以实现当输入脉冲信号反相时，保证忆阻器依旧能够具备理想编程特性，减小了反相编程时的忆阻器状态差异，有较高的稳定性，使忆阻器变成电路更加具有可操作性。
同时本发明还提供了电路读取方法和格式化方法，针对编程结束后的电路有效获取忆阻器编程后的输出信号，并且采用了特殊的格式化方法，一次格式化即可完成全部格式化工作。
附图说明
图1是本发明提供的基于2T1M的忆阻器编程电路结构示意图；
图2a是本发明提供的上部T1采用NMOS管，下部T2采用PMOS管时2T1M组件结构示意图；
图2b是本发明提供的上部T1采用PMOS管，下部T2采用NMOS管时2T1M组件结构示意图；
图3是本发明提供的忆阻器在Vs-Vd和Vd-Vs两种脉冲刺激下阻值随时间变化曲线；
图4是本发明实施例中一列含有4个2T1M组件的阵列脉冲编码示意图；
图5是本发明提供的读取电路结构示意图；
图6是本发明提供的一列包含读取功能的忆阻器编程电路结构示意图；
图7是本发明提供的基于2T1M的忆阻器编程及读取电路结构示意图。
具体实施方式
下面结合附图对本发明作更进一步的说明。
本发明提供的基于2T1M的忆阻器编程电路结构如图1所示，包括若干2T1M组件、地址寄存器address_reg和第一驱动信号组{wl}、第二驱动信号组{wl-}。地址寄存器address_reg分别接收输入信号Vs、时钟信号clk和控制寄存器的输出信号ctrol_information。
本发明设计的每个2T1M组件包括两个相对设置的MOS管和一个忆阻器，具体连接方式包括以下两种，分别如图2a-2b所示：
(1)、上部T1采用NMOS管，下部T2采用PMOS管，忆阻器的非掺杂端与T1、T2的S极相连，T1、T2的D极连接地址寄存器address_reg控制的脉冲信号输出端；T1的G极连接第一驱动信号组{wl}，T2的G极连接第二驱动信号组{wl-}。
(2)、上部T1采用PMOS管，下部T2采用NMOS管，忆阻器的掺杂端连接T1、T2的S极，T1、T2的D极连接地址寄存器address_reg控制的脉冲信号输出端；T1的G极连接第一驱动信号组{wl}，T2的G极连接第二驱动信号组{wl-}。
忆阻器M分为掺杂端和非掺杂端，其中以非掺杂端作为正相端，在本发明的编程过程中以高电平一侧连接，以掺杂端作为反相端，在本发明的编程过程中以低电平一侧连接。在(1)中，由于脉冲信号存在方向问题，在满足驱动信号{wl-}提供下，T2-PMOS管只有当S极处于高电平，D极处于低电平时才能导通；相对应的T1-NMOS管在满足驱动信号{wl}的情况下，NMOS管只有当D极处于高电平，S极处于低电平时才能导通；在(2)中，由于脉冲信号存在方向问题，在满足驱动信号{wl}提供下，T1-PMOS管只有当S极处于高电平，D极处于低电平时才能导通；相对应的T2-NMOS管在满足驱动信号{wl-}的情况下，NMOS管只有当D极处于高电平，S极处于低电平时才能导通；因此在编程过程中，同一时间段T1和T2只有一个MOS管处于工作状态，另一MOS管处于断开状态。
2T1M组件以行列形式排列，其中每一行2T1M组件共用第一驱动子信号wl和第二驱动子信号wl-；每一列2T1M组件中T1、T2的左端点共用输入脉冲信号，忆阻器的输出端共同连接至脉冲信号Vd的输入端。
本实施例中采用的忆阻器M均为阴离子掺杂型忆阻器，实际使用时还可以采用阳离子掺杂型忆阻器，结构上调整如下：
(1)、上部T1采用NMOS管，下部T2采用PMOS管，忆阻器的掺杂端与T1、T2的S极相连，T1、T2的D极连接地址寄存器address_reg控制的脉冲信号输出端；T1的G极连接第一驱动信号组{wl}，T2的G极连接第二驱动信号组{wl-}；
(2)、上部T1采用PMOS管，下部T2采用NMOS管，忆阻器的非掺杂端连接T1、T2的S极，T1、T2的D极连接地址寄存器address_reg控制的脉冲信号输出端；T1的G极连接第一驱动信号组{wl}，T2的G极连接第二驱动信号组{wl-}；
(3)其余编程方式以及格式化的方式保持不变。
读取电路结构如图5-6所示，每一列2T1M组件共用一个读取电路，在同一列中每个忆阻器M的输入端输入信号Vin，各忆阻器输出端连接负载R后接地，读取每个忆阻器M的输出信号Vout。延展到每一列，即可得到如图7所示的带读取电路的忆阻器编程电路结构。
下面针对上述提供的基于2T1M的忆阻器编程及读取电路结构设计一种忆阻器编程方法，具体如下：
步骤S1、基于预实验，获取采用的忆阻器M在Vs-Vd和Vd-Vs两种脉冲刺激下阻值随时间的变化曲线，如图3所示。
步骤S1、基于预实验，获取采用的忆阻器M在Vs-Vd和Vd-Vs两种脉冲刺激下阻值随时间的变化曲线；
步骤S2、基于忆阻器M确定时钟信号clk，设置控制寄存器输出信号ctrol_infommation并输入至地址寄存器address_reg，选择某一列2T1M组件进行编程，由地址寄存器address_reg控制输入脉冲信号Vs和Vd；具体地，
步骤S2.1、当2T1M组件选择上部T1采用NMOS管，下部T2采用PMOS管时，脉冲在编程时设定方式为Vs-Vd，在格式化时设定方式为Vd-Vs。
步骤S2.2、当2T1M组件选择上部T1采用PMOS管，下部T2采用NMOS管时，脉冲在编程时设定方式为Vd-Vs，在格式化时设定方式为Vs-Vd。
步骤S3、如图4所示，开始编码时，通过外部驱动芯片控制第一驱动信号组{wl}，打开2T1M组件中所有上部{T1}，控制第二驱动信号组{wl-}，关闭2T1M组件中所有下部{T2}；对第一驱动信号组{wl}的设置方法具体包括：
(1)、当2T1M组件选择上部T1采用NMOS管，下部T2采用PMOS管时，脉冲信号在编程时设定方式为Vs-Vd，在格式化时设定方式为Vd-Vs；
步骤S3.1、基于忆阻器阻值随时间的变化曲线，获取某一列中待编程忆阻器从最小阻态到最大阻态所需要的最大周期Tmax；
步骤S3.2、根据具体某一列所需的忆阻器目标阻态{M}，获取对应的忆阻器从最小阻态到达目标阻态{M}的时间{t}；
步骤S3.3、根据每个忆阻器所需的编程时间t，在忆阻器编程周期Tmax内、时钟信号clk刺激的情况下，结合编程时间{t}调节驱动信号{wl}的占空比，持续打开2T1M中的{T1}；
(2)、当2T1M组件选择上部T1采用PMOS管，下部T2采用NMOS管时，脉冲信号在编程时设定方式为Vd-Vs，在格式化时设定方式为Vs-Vd；
步骤L3.1、基于忆阻器阻值随时间的变化曲线，获取某一列中待编程忆阻器从最小阻态到最大阻态所需要的最大周期Tmax-；
步骤L3.2、根据具体某一列所需的忆阻器目标阻态{M}，获取对应的忆阻器从最大阻态到达目标阻态{M}的时间{t}；
步骤L3.3、根据每个忆阻器所需的编程时间t，在忆阻器编程周期Tmax-内、时钟信号clk刺激的情况下，结合编程时间{t}调节驱动信号{wl}的占空比，持续打开2T1M中的{T1}。
步骤S4、提供脉冲输入信号Vs和Vd，对该列中忆阻器{M}进行脉冲刺激，对{M}完成定向编程。
步骤S5、重复步骤L2-L4，对所有列中的2T1M列中的忆阻器{M}完成编程。
步骤S6、结束编程后，启动读取电路，获取所有2T1M列的输出信号。具体读取方法如下：
步骤S6.1、编程结束后，驱动芯片控制第一驱动信号组{wl}、第二驱动信号组{wl-}停止工作，脉冲输入信号Vs和Vd停止工作并断开；
步骤S6.2、针对忆阻器Mn-m，其中n代表第n列，m代表第m行，输入信号Vin，对应输出信号Vout如下：
其中Mn-m代表第n列第m行的忆阻器的阻值；
步骤S6.3、通过{Vout}总线将每一列的忆阻器输出信号汇总，完成读取。
步骤S7、对编程电路中的2T1M结构中的忆阻器{M}进行格式化处理。具体地，
步骤S7.1、驱动芯片通过控制第二驱动信号组{wl-}，控制本行2T1M组件中下部T2全部打开，通过控制第一驱动信号组{wl}控制本行2T1M组件中上部T1全部关闭；
步骤S7.2、确定各忆阻器M的最大编程周期Tmax；
步骤S7.2.1、当上部T1采用NMOS管，下部T2采用PMOS管时，选取所有忆阻器中由最小阻态到达最大阻态所需的最长时间为周期Tmax；在周期Tmax内，所有第二驱动信号组{wl-}、脉冲信号Vs和Vd输入端全部打开，所有第一驱动信号组{wl}停止驱动{T1}，选用Vd-Vs脉冲信号持续刺激忆阻器，直至所有忆阻器阻态回归至最小阻态；
步骤S7.2.2、当上部T1采用PMOS管，下部T2采用NMOS管时，选取所有忆阻器中由最大阻态到达最小阻态所需的最长时间为周期Tmax-；在周期Tmax-内，所有第二驱动信号组{wl-}、脉冲信号Vs和Vd输入端全部打开，所有第一驱动信号组{wl}停止驱动{T1}，选用Vs-Vd脉冲信号持续刺激忆阻器，直至所有忆阻器阻态回归至最大阻态；
步骤S7.2.3、关闭输入脉冲信号Vs和Vd，关闭第一驱动信号组{wl}和第二驱动信号组{wl-}，格式化完成。
以上所述仅是本发明的优选实施方式，应当指出：对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
- 上一篇：一种医用注射器针头装配设备
- 下一篇：一种能区分阻态交叉的10T4R单元电路